Modeling and simulation of self-heating effects in p-type MOS transistors
Visualizar/abrir
Data
2018Orientador
Nível acadêmico
Doutorado
Tipo
Outro título
Modelagem e simulação dos efeitos de auto aquecimento em transistores MOS do tipo P
Assunto
Abstract
The complementary metal-oxide-semiconductor (CMOS) scaling process of the recent decades, coupled with new device structures and materials, has aggravated thermal problems and turned them into major reliability issues for deeply-scaled devices. As a consequence, the thermal transport dynamic and its impact on the device performance at submicron dimensions is established as a contemporary theme. In this context, a new selfconsistent electro-thermal particle-based device simulator for the study o ...
The complementary metal-oxide-semiconductor (CMOS) scaling process of the recent decades, coupled with new device structures and materials, has aggravated thermal problems and turned them into major reliability issues for deeply-scaled devices. As a consequence, the thermal transport dynamic and its impact on the device performance at submicron dimensions is established as a contemporary theme. In this context, a new selfconsistent electro-thermal particle-based device simulator for the study of self-heating effects in p-type metal-oxide-semiconductor field-effect transistors (MOSFETs) based in silicon is developed and presented. The electrical module of the tool utilizes the Ensemble Monte Carlo method to perform the charge transport, whereas the thermal module evaluates the non-isothermal temperature profiles by solving the phonon energy balance equations for both acoustic and optical phonon baths. These temperature profiles are fed back into the electrical module, which adjusts the carriers’ scattering rate accordingly, thus, properly accounting for the device current capability degradation. The developed tool proved to be suitable for sub-100 nm device simulations, and it was used to perform relevant case study simulations of 24-nm channel length bulk and fully-depleted siliconon- insulator (FD-SOI) MOSFETs. General device parameters extracted from the simulations are qualitatively in agreement with the expected behavior, as well as data from the literature, ensuring the proper operation of the tool. Electro-thermal simulations of bulk and FD-SOI devices provided both acoustic and optical phonon temperature profiles across the transistor structure, as well as the heat generation map and the device power dissipation. Some results were also extracted via Joule heating thermal model, and they are presented for comparison. The current degradation due to self-heating was found to be significant for FD-SOI devices, but very modest for bulk ones. At a fixed bias point of VD = VG = -1.5 V, for instance, bulk devices presented a current variation of as much as -0.75%, whereas for FD-SOI devices it reached up to -8.82% for Tgate = 400 K. Hot spot acoustic (lattice) and optical phonon temperatures were extracted as a function of the applied bias for both topologies. The lattice temperature rise, for instance, exceeded 10 K and 150 K over the heat sink temperature for bulk and FD-SOI transistors, respectively, observing the same bias point and gate temperature presented earlier. The particle-based nature of the tool is also suitable for the study of the impact of trap activity in MOSFETs and its interplay with self-heating effects. Simulations of charge traps were used to analyze the statistical distribution of the current deviations in 25-nm bulk MOSFETs due to traps. The simulations showed that these deviations are exponentially-distributed, as experimentally observed and reported in the literature. Electro-thermal simulations of charge traps in bulk and FD-SOI transistors revealed that the largest degradation on the device current occurs when the effects of self-heating and trap activity take place simultaneously. At lower biases, the impact of charge traps dominates the current degradation, whereas the self-heating component prevails for larger biases. ...
Resumo
Nas últimas décadas, o processo de constante redução das dimensões de dispositivos semicondutores — aliado a novas estruturas de dispositivos e novos materiais —, tem agravado os problemas térmicos em tais estruturas, tornando-os importantes limitadores na confiabilidade destes dispositivos. Como consequência, a dinâmica do transporte térmico, e o impacto desta no desempenho de dispositivos semicondutores de escala nanométrica, se estabelece como um tema bastante atual. Neste contexto, esta tes ...
Nas últimas décadas, o processo de constante redução das dimensões de dispositivos semicondutores — aliado a novas estruturas de dispositivos e novos materiais —, tem agravado os problemas térmicos em tais estruturas, tornando-os importantes limitadores na confiabilidade destes dispositivos. Como consequência, a dinâmica do transporte térmico, e o impacto desta no desempenho de dispositivos semicondutores de escala nanométrica, se estabelece como um tema bastante atual. Neste contexto, esta tese desenvolve e apresenta um novo simulador eletrotérmico de dispositivos do tipo particle-based voltado ao estudo dos efeitos de auto aquecimento (self-heating) em transistores de efeito de campo de metal-óxido-semicondutor (MOSFETs) do tipo p baseados em silício. A ferramenta possui duas partes principais: um módulo elétrico — que realiza o transporte de carga baseado no método de Monte Carlo —, e um módulo térmico — que determina os perfis não-isotérmicos de temperatura dentro do dispositivo através da resolução das equações do balanço energético entre fônons óticos e acústicos. Tais perfis de temperatura são fornecidos ao módulo elétrico que, por sua vez, ajusta a frequência de espalhamento dos portadores com base na temperatura na vizinhança destes, permitindo ao simulador capturar a degradação na capacidade de corrente dos transistores devido aos efeitos de auto aquecimento. A ferramenta se mostrou adequada para a simulação de dispositivos de até 100 nm de comprimento de canal, e foi utilizada para realizar simulações estudo de caso de transistores MOS nas tecnologias bulk e fully-depleted silicon-on-insulator (FD-SOI) com 24 nm de comprimento de canal. Parâmetros elétricos de tais dispositivos extraídos via simulação se mostraram coerentes com o comportamento esperado e com dados da literatura, o que assegura o correto funcionamento do simulador. A partir de simulações eletrotérmicas, foram extraídos os perfis de temperatura ao longo da estrutura dos transistores, além do mapeamento da geração de calor dentro do dispositivo e a potência por este dissipada. Para comparação, alguns resultados também foram extraídos a partir do modelo de aquecimento Joule. A degradação na corrente do dispositivo devido ao efeito de auto aquecimento se mostrou muito mais significativa para transistores de tecnologia FD-SOI do que para transistores de tecnologia bulk. Para uma polarização de VD = VG = -1.5 V, por exemplo, transistores bulk apresentaram uma variação média na corrente de -0.75%, enquanto que a corrente dos transistores FD-SOI variou, em média, -8.82%, considerando Tgate = 400 K. A temperatura de pico dos fônons acústicos (rede cristalina) e óticos foi extraída em função da polarização aplicada para ambas as topologias. Para a rede cristalina, por exemplo, o aumento da temperatura em relação à temperatura do dissipador foi de 10 K e 150 K para dispositivos bulk e FD-SOI, respectivamente, observando as mesmas condições apresentadas anteriormente. A característica particle-based da ferramenta também se mostrou adequada para o estudo da atividade de armadilhas (traps) em MOSFETs, bem como a interação desta com os efeitos de auto aquecimento. A simulação de armadilhas foi utilizada para analisar a distribuição estatística de impacto destas na corrente de dispositivos bulk com 25 nm de comprimento de canal. Tais simulações mostraram que as variações na corrente dos transistores devido à ação de armadilhas são exponencialmente distribuídas, em concordância com observações experimentais reportadas na literatura. Simulações eletrotérmicas de armadilhas de carga em transistores bulk e FD-SOI revelaram que a maior degradação na corrente do dispositivo ocorre quando os efeitos de auto aquecimento e atividade de armadilhas ocorrem simultaneamente. Para tensões de polarização mais baixas, o impacto das armadilhas de carga domina a degradação de corrente, enquanto que a degradação devido ao auto aquecimento prevalece para tensões mais elevadas. ...
Instituição
Universidade Federal do Rio Grande do Sul. Instituto de Informática. Programa de Pós-Graduação em Microeletrônica.
Coleções
-
Engenharias (7386)Microeletrônica (208)
Este item está licenciado na Creative Commons License
![](/themes/Mirage2Novo//images/lume/cc.png)