Rompendo a barreira de performance em processadores superescalares através de lógica reconfigurável

Thumbnail
Visualizar/abrir
Data
2014
Autor
Orientador
Tipo
URI
http://hdl.handle.net/10183/112965
Evento
Salão de Iniciação Científica (26. : 2014 out. 20-24 : UFRGS, Porto Alegre, RS).
Assunto
Tipo de apresentação
Apresentação oral
Grande Área
Ciências exatas e da terra
Sessão
Engenharia de software e programação paralela e distribuída
Temática
Processamento paralelo e distribuído
Coleções
 
   

Este item está licenciado na Creative Commons License