Avaliando o modelo de memristor JART VCM v1b em diferentes estilos lógicos

dc.contributor.advisor	Butzen, Paulo Francisco	pt_BR
dc.contributor.author	Lima, Helisa Silva de	pt_BR
dc.date.accessioned	2023-12-18T11:46:07Z	pt_BR
dc.date.issued	2023	pt_BR
dc.identifier.uri	http://hdl.handle.net/10183/269888	pt_BR
dc.format.mimetype	video/mp4	pt_BR
dc.format.mimetype	application/pdf	pt_BR
dc.language.iso	por	pt_BR
dc.rights	Open Access	en
dc.title	Avaliando o modelo de memristor JART VCM v1b em diferentes estilos lógicos	pt_BR
dc.type	Resumo publicado em evento	pt_BR
dc.contributor.event	Salão de Iniciação Científica (35. : 2023 nov. 6-10 : UFRGS, Porto Alegre, RS).	pt_BR
dc.subject.theme	Engenharia elétrica	pt_BR
dc.subject.cnpq	Engenharias	pt_BR
dc.type.presentation	Apresentação oral	pt_BR
dc.identifier.sic	82724	pt_BR

Este item está licenciado na Creative Commons License