Aceleração em hardware de algoritmo de redução de ruído com preservação de cenário acústico para aparelhos auditivos binaurais

Abstract

O uso de aparelhos auditivos para quem possui deficiências auditivas é algo extremamente importante. Porém, ainda há muito a se avançar em melhorias para os dispositivos auditivos. Dentre eles, a redução de ruído é uma de muito interesse pelos usuários. Técnica de redução de ruido, além de funções aplicadas juntamente para manutenção das posições espaciais dos sons, aumentam a experiencia de quem utiliza o aparelho. Para utilização em tempo real, existem fatores importantes a serem analisados para que a aplicação dos algoritmos seja sólida e sem maiores problemas, sem que haja atrasos com o tempo de processamento, visando não causar desconforto ao usuário. Estes pontos serão explorados neste trabalho com a elaboração de uma implementação de algoritmo de redução de ruído, juntamente com a utilização de técnica de preservação de cenário acústico, em hardware, usando como ponto de partida o FPGA para utilização como dispositivo de borda. Serão analisados os resultados da aplicação do algoritmo de redução nos cenários acústicos simulados, demonstrando os benefícios e as penalidades de adotar paralelamente técnicas de preservação.

The use of hearing aids for people with hearing impairments is extremely important. How ever, there is still a long way to go ahead improving hearing devices. Among them, noise reduction is one of great interest to users. Noise reduction technique, in addition to func tions applied together to maintain the spatial positions of sounds, increase the experience of those who use the device. For real-time use, there are important factors to be analyzed so that the application of algorithms is solid and without major problems, with no delays in processing time, so as not to cause discomfort to the user. These points will be explored in this work with the elaboration of an implementation of a noise reduction algorithm, to gether with the use of the acoustic scenario preservation technique, in hardware, using the FPGA as a starting point for use as an edge device. The results of the application of the reduction algorithm in simulated acoustic scenarios will be analyzed, demonstrating the benefits and harms of adopting preservation techniques in parallel.