Discrete gate sizing and timing-driven detailed placement for the design of digital circuits
dc.contributor.advisor | Johann, Marcelo de Oliveira | pt_BR |
dc.contributor.author | Flach, Guilherme Augusto | pt_BR |
dc.date.accessioned | 2016-03-29T02:06:31Z | pt_BR |
dc.date.issued | 2015 | pt_BR |
dc.identifier.uri | http://hdl.handle.net/10183/134330 | pt_BR |
dc.description.abstract | Electronic design automation (EDA) tools play a fundamental role in the increasingly complexity of digital circuit designs. They empower designers to create circuits with several order of magnitude more components than it would be possible by designing circuits by hand as was done in the early days of microelectronics. In this work, two important EDA problems are addressed: gate sizing and timing-driven detailed placement. They are studied and new techniques developed. For gate sizing, a new Lagrangian-relaxation methodology is presented based on local timing information and sensitivity propagation. For timing-driven detailed placement, a set of cell movement methods are created using drive strength-aware optimal formulation to driver/sink load balancing. Our experimental results shows that those techniques are able to improve the current state-of-the-art. | en |
dc.description.abstract | Ferramentas de projeto de circuitos integrados (do inglˆes, electronic design automation, ou simplesmente EDA) tˆem um papel fundamental na crescente complexidade dos projetos de circuitos digitais. Elas permitem aos projetistas criar circuitos com um n´umero de componentes ordens de grandezas maior do que seria poss´ıvel se os circuitos fossem projetados `a m˜ao como nos dias iniciais da microeletrˆonica. Neste trabalho, dois importantes problemas em EDA ser˜ao abordados: dimensionamento de portas e posicionamento detalhado dirigido a desempenho. Para dimensionamento de portas, uma nova metodologia de relaxac¸ ˜ao Lagrangiana ´e apresentada baseada em informac¸ ˜ao de temporarizac¸ ˜ao locais e propagac¸ ˜ao de sensitividades. Para posicionamento detalhado dirigido a desempenho, um conjunto de movimentos de c´elulas ´e criado usando uma formac¸ ˜ao ´otima atenta `a forc¸a de alimentac¸ ˜ao para o balanceamento de cargas. Nossos resultados experimentais mostram que tais t´ecnicas s˜ao capazes de melhorar o atual estado-da-arte. | pt_BR |
dc.format.mimetype | application/pdf | pt_BR |
dc.language.iso | eng | pt_BR |
dc.rights | Open Access | en |
dc.subject | Discrete gate sizing | en |
dc.subject | Microeletrônica | pt_BR |
dc.subject | Timing-driven detailed placement | en |
dc.subject | Circuitos digitais | pt_BR |
dc.subject | Lagrangian relaxation | en |
dc.subject | EDA | en |
dc.subject | Microelectronic | en |
dc.title | Discrete gate sizing and timing-driven detailed placement for the design of digital circuits | pt_BR |
dc.title.alternative | Dimensionamento de portas discreto e posicionamento detalhado dirigido a desempenho para o projeto de circuitos digitais | pt |
dc.type | Tese | pt_BR |
dc.contributor.advisor-co | Reis, Ricardo Augusto da Luz | pt_BR |
dc.identifier.nrb | 000988393 | pt_BR |
dc.degree.grantor | Universidade Federal do Rio Grande do Sul | pt_BR |
dc.degree.department | Instituto de Informática | pt_BR |
dc.degree.program | Programa de Pós-Graduação em Microeletrônica | pt_BR |
dc.degree.local | Porto Alegre, BR-RS | pt_BR |
dc.degree.date | 2015 | pt_BR |
dc.degree.level | doutorado | pt_BR |
Este item está licenciado na Creative Commons License
![](/themes/Mirage2Novo//images/lume/cc.png)
-
Engenharias (7386)Microeletrônica (208)