ESTUDO DA UTILIZAÇÃO DA ÁREA EM MICROPROCESSADORES SUPERESCALARES COMERCIAIS. Douglas M. Becker, Sergio Bampi (Instituto de Informática, UFRGS)

Este trabalho apresenta um estudo da utilização da área de silício em microprocessadores superescalares RISC implementados em CMOS. A área ocupada por unidades funcionais e memória é descrita, relacionando a taxa de ocupação com a tecnologia utilizada e escolha da arquitetura implementada. Para isso, tomou-se medidas de um conjunto de processadores RISC superescalares utilizando fotografias da sua planta baixa. A partir destas medidas, fez-se primeiramente uma análise para as unidades funcionais, da qual concluímos que a parte operativa é o responsável pela maior taxa de ocupação na grande maioria dos processadores, ao passo que o controle utiliza uma área menor. Mesmo assim, a ocupação física da parte de controle tende a aumentar significativamente, uma vez que a complexidade da parte operativa tende a crescer de acordo com a evolução da arquitetura, sendo para isso necessário um controle mais elaborado. Para a análise feita sobre a utilização da área de cache, observou-se que a taxa ocupação cresceu expressivamente devido ao aumento de performance esperado para arquiteturas mais recentes, que incorporam caches disjuntas (dados e instruções) de 16kb a 64kb integradas na CPU.