

303

**ANÁLISE COMPARATIVA DE DIFERENTES ARQUITETURAS DE SOMADORES.** *Carlos Alberto Sampaio da Silva, Renato Perez Ribas (orient.)* (Departamento de Informática Aplicada, Instituto de Informática, UFRGS).

Somadores são a base para circuitos aritméticos, tais como multiplicadores, divisores e ULAs. Neste trabalho será apresentado um estudo feito sobre diferentes formas de implementação de somadores. Várias arquiteturas foram pesquisadas na bibliografia. O levantamento feito passou desde as mais comuns propostas, como um Ripple Carry Adder, até uma família de somadores onde é utilizada a filosofia de adiantamento de Carry através do agrupamento de sinais de Propagação e Geração de Carry ( sinais P e G ) produzidos pelas diversas entradas do circuito somador. Um dos primeiros trabalhos nessa área foi o somador Brent & Kung. Foi ele que primeiro propôs o Bloco PG, um bloco funcional que tem como entradas sinais P e G correspondentes a 2 bits e gera na saída sinais de Propagação e Geração de Carry desses 2 bits combinados. Implementou-se em um mesmo ambiente as diversas arquiteturas encontradas, a fim de validá-las, comparar seus desempenhos e avaliar quais seriam as melhores escolhas levando-se em conta atraso e área. Para tal estudo foi utilizado o software Quartus II da Altera, que é um ambiente de projeto e simulação para dispositivos programáveis, como CPLDs e FPGAs. As implementações que obtiveram maior destaque foram as variações da proposta de Brent & Kung, como uma arquitetura híbrida com o Select Adder. Esta consumiu uma área reduzida e teve o menor atraso das implementações feitas em FPGA da família APEX 20KE. Por serem elementos críticos nesse tipo de arquitetura, os Blocos PG seguirão sendo estudados. Pretende-se utilizar lógica de múltiplas saídas na sua implementação, sendo assim, será possível agrupar alguns blocos em uma única estrutura. A tecnologia de circuitos integrados AMS CMOS 0.35um será empregada neste estudo, através de simulações elétricas (Spice). (FAPERGS/IC).