

Métodos para Extração de Corrente de Fuga em Transistores MOS

Otto Aureliano Roloff¹, Gabriel Cunha Marimon², Bruno Canal³
Orientador: Prof. Dr. Gilson Inacio Wirth⁴

Motivação

A miniaturização dos circuitos integrados (CI) torna-os mais suscetíveis à radiação, especialmente em uso aeroespacial, podendo comprometer o funcionamento dos mesmos. Neste trabalho foi desenvolvido um método para estimar o aumento da corrente de fuga em transistores MOS decorrente da exposição à radiação.

Introdução

Em transistores CMOS a corrente entre dreno e fonte (I_{SD} , e podendo ser aproximado para $I_{SD} = I_D$) é dependente de diversos fatores. Neste trabalho, dois destes serão analisados. O primeiro é tensão de limiar (V_{th}), a mínima tensão de gate (V_G) necessária para ligar o dispositivo. E o segundo é capacitância entre o gate e o substrato (C_{ox}). Verifica-se essas dependências na equação que rege a I_D , apresentada na equação (1) abaixo.

$$I_D \approx I_{D0} e^{\frac{V_{GS} - V_{th}}{nV_T}}, \text{ para } V_{gs} < V_{th}. \quad (1)$$

$$\text{onde: } n = \left(1 + \frac{C_D}{C_{ox}} \right)$$

Além disso, observa-se que há dependência da própria V_{th} com relação à C_{ox} , conforme a equação (2) a seguir.

$$V_{th} = V_{fb} + 2\psi_B + \frac{\sqrt{2\epsilon_{si} q N_a (2\psi_B + V_{bs})}}{C_{ox}} \quad (2)$$

O *Total Ionizing Dose* (TID) é a dose total recebida por um CI em constante exposição à um ambiente com índices de radiação. A radiação provoca dissociação dos pares elétron lacuna devido ao depósito de energia. Verifica-se também que a parte mais sensível de um sistema CMOS é o óxido isolante [1]. No óxido, os elétrons livres são drenados pelos terminais dos transistores, enquanto as lacunas se acumulam no óxido de porta. Como pode ser visto na fig. 1 a seguir, as cargas no óxido causam alteração na C_{ox} . Ocorre, decorrente disso, a alteração da V_{th} .




Figura 1 – Transistor em funcionamento com tensão de gate positiva (E) e após o feixe de radiação incidente com tensão nula (D). [1]

Portanto, pode-se ver que alterações na V_{th} provocam mudanças na condição de funcionamento de um transistor MOS. E, uma vez a tensão de limiar ser dependente da TID, a corrente de dreno também o será.

Metodologia

Para analisar o efeito da alteração da tensão de limiar, serão simulados transistores variando-se a mesma entre os valores verificados por [3], ou seja, variação dos valores conforme a dependência à TID.

A primeira etapa consiste na simulação. Essa é realizada fazendo-se uso do simulador de circuitos elétricos HSpice, auxiliado pelas bibliotecas de transistores oferecidas pela Predictive Technology Model (Arizona State University).

A corrente de fuga será a I_D obtida com o aumento da tensão da fonte (V_S) para uma V_G nula. Com os dados obtidos em forma de tabela, fez-se uso do software MATLAB para plotar a saída da simulação, veja o resultado na figura 2 a seguir.




Figura 2 – Gráfico do resultado da simulação da corrente de fuga do dreno com variação da tensão de fonte para a tecnologia de 65 nm.

A segunda etapa consiste na análise de transistores com uso do equipamento Agilent 4156C (analisador de parâmetros de precisão para semicondutores). Segue-se mesma sequência da etapa um descrita acima. O resultado também é plotado com MATLAB, obtendo-se gráficos tais como a figura 2 acima.

Considerações Finais

Com base nesta metodologia de simulação e análise, verifica-se o comportamento da corrente de fuga que flui entre fonte e dreno e a sua correlação com a TID. À ela será adicionada a análise de Monte Carlo para avaliar a variação da tensão de limiar em distribuição normal de variabilidade, visualizada durante processo de fabricação.

Posteriormente, o método poderá ser utilizado para avaliar o comportamento de circuitos para um gradual aumento da TID; e, também, utilizado para estimar a vida de circuitos antes de expô-los à ambientes com radiação ionizante.

Por fim, buscar-se-á identificar a vida útil de circuitos CMOS, e suas regiões mais suscetíveis à radiação. Com posse dessas informações, procurar-se-á desenvolver procedimentos de fabricação e elaboração de CIs mais tolerantes à radiação tanto para aplicações aeroespaciais quanto ao nível do mar.

Referências

- [1] Oldham, T. R.; McLean, F. B.. Total Ionizing Dose Effects in MOS Oxides and Devices. IEEE Transactions on Nuclear Science, vol. 50, no. 3, Junho 2003.
- [2] Roy, K.; Mukhopadhyay, S.; Mahmoodi-Meimand, H.. Leakage Current Mechanisms and Leakage Reduction Techniques in Deep-Submicrometer CMOS Circuits. Proceedings of the IEEE 91, 2 (Fevereiro 2003), 305-327.
- [3] Laco, R.C.; Osborn, J.V.; Mayer, D.C., Brown, S.; Hunt, Don R. Total-Dose Radiation Tolerance of a Commercial 0.35 um CMOS Process. Proceedings of the 13th NASA VLSI Symposium, Post Falls, Idaho, USA, Junho 5-6, 2007.