

UNIVERSIDADE FEDERAL DO RIO GRANDE DO SUL  
ESCOLA DE ENGENHARIA  
DEPARTAMENTO DE ENGENHARIA ELÉTRICA  
PROGRAMA DE PÓS-GRADUAÇÃO EM ENGENHARIA ELÉTRICA

**VITOR PANIZ**

**SIMULAÇÃO ELÉTRICA DO EFEITO DE DOSE TOTAL EM  
CÉLULAS DE MEMÓRIA ESTÁTICA (SRAM)**

Porto Alegre

2010

**VITOR PANIZ**

**SIMULAÇÃO ELÉTRICA DO EFEITO DE DOSE TOTAL EM  
CÉLULAS DE MEMÓRIA ESTÁTICA (SRAM)**

Dissertação de mestrado apresentada ao Programa de Pós-Graduação em Engenharia Elétrica, da Universidade Federal do Rio Grande do Sul, como parte dos requisitos para a obtenção do título de Mestre em Engenharia Elétrica.

Área de concentração: Tecnologia de Informação e Comunicação

**ORIENTADOR: Dr. Gilson Inácio Wirth**

Porto Alegre

2010

VITOR PANIZ

## **SIMULAÇÃO ELÉTRICA DO EFEITO DE DOSE TOTAL EM CÉLULAS DE MEMÓRIA ESTÁTICA (SRAM)**

Esta dissertação foi julgada adequada para a obtenção do título de Mestre em Engenharia Elétrica e aprovada em sua forma final pelo Orientador e pela Banca Examinadora.

Orientador: \_\_\_\_\_

Prof. Dr. Gilson Inácio Wirth, UFRGS

Doutor pela Universitaet Dortmund, Alemanha

Banca Examinadora:

Prof. Dr. Odair Lelis Gonçalves CGTA-IEV

Doutor pela Universidade de São Paulo – São Paulo, Brasil

Prof. Dr. Marcelo Soares Lubaszewski, PPGEE-UFRGS

Doutor pelo Institut National Polytechnique de Grenoble – Grenoble, França

Prof. Dr. Alexandre Balbinot, PPGEE-UFRGS

Doutor pela Universidade Federal do Rio Grande do Sul – Porto Alegre, Brasil

Coordenador do PPGEE: \_\_\_\_\_

Prof. Dr. Alexandre Sanfelice Bazanella

Porto Alegre, junho de 2010.

## **DEDICATÓRIA**

Dedico este trabalho a minha esposa Daniela, aos meus filhos Jéssica e Kauê pelo apoio e incentivo em todos os momentos difíceis e aos meus pais, Venturino e Violanda, por terem me dado as condições e sempre me incentivado a estudar.

## **AGRADECIMENTOS**

Eu agradeço, em primeiro lugar, a Deus por tudo que tem feito na minha vida e, também, por ter colocado em meu caminho pessoas que foram fundamentais para a execução deste projeto.

À minha esposa Daniela e aos meus filhos Jéssica e Kauê, pela paciência e carinho durante esta caminhada.

Aos meus pais, Venturino e Violanda, pelo incessante incentivo para que eu seguisse meus estudos após o curso técnico.

Ao meu orientador, Professor, Doutor, Gilson Inácio Wirth que foi um exemplo de pessoa, professor e orientador, com o qual eu aprendi muito, não só em conhecimentos específicos, mas também na relação orientador/orientando.

Ao ex-aluno, professor, colega de mestrado, amigo, Ulisses Lyra dos Santos, ótimo companheiro durante todo o período do mestrado e que, num momento de alto stress, estendeu-me a mão, impedindo que eu parasse a execução deste projeto.

Ao professor, Doutor, Mauro André Barbosa Cunha, fornecendo um apoio fundamental durante todo o período, inclusive com aulas de reforço em sistemas lineares.

Ao professor, Doutor, Luís Cléber Carneiro Marques, por suas importantes sugestões e revisões do texto.

Ao professor, Mestre, Ricardo Andrade Cava, por seu fundamental apoio na área de algoritmos e programação.

Ao bolsista de iniciação científica Thiago Both, por estar sempre disposto a auxiliar em tudo que fosse necessário, apoio este que foi fundamental para a execução deste trabalho.

Ao estudante de doutorado Lucas Brusamarello, por ter colaborado com a ferramenta de software para cálculo da margem de ruído, a qual pude utilizar adaptando-a conforme minha necessidade e, pelo apoio para entender e melhorar esta etapa.

A banca examinadora pelas importantes sugestões feitas, especialmente ao professor, Doutor, Odair Lelis Gonçalves.

## RESUMO

Nesta dissertação é apresentado o estudo da célula SRAM estática de 6 transistores, com tecnologia CMOS, sendo utilizada em ambiente exposto à radiação. Foi verificado, através de simulação com o Hspice (HSPICE, 2009; KIME, 1998) e com a análise de Monte Carlo, o seu comportamento com relação à dose de ionização total (*Total Ionization Dose, TID*), a qual altera a tensão de limiar (*threshold voltage,  $V_{th}$* ) e a corrente de fuga, não sendo utilizada nenhuma técnica de fabricação especial para tolerância à radiação. Na simulação foi observado o comportamento da célula com relação ao tempo de atraso de escrita, à margem de ruído de leitura e ao consumo de energia. As simulações incluem as tecnologias de 130nm e 350nm sendo, portanto, possível comparar os efeitos de radiação citados em ambas, para verificar qual é a mais naturalmente resistente a radiação, verificando se está coerente com resultados divulgados na literatura. Para simular o efeito de dose, altera-se a tensão de limiar (*threshold voltage,  $V_{th}$* ) com a análise de Monte Carlo e, para a corrente de fuga, adiciona-se uma fonte de corrente entre o dreno e fonte de cada transistor. Os valores de  $V_{th}$  e corrente de fuga foram obtidos nas referências (HAUGERUD, 2005) para a tecnologia 130nm e (LACOE, 1998) para a tecnologia 350 nm. As simulações mostram que o comportamento foi coerente com resultados já conhecidos, em que a tecnologia mais antiga (350nm) tem alterações mais significativas do que a tecnologia mais atual, em relação à TID.

**Palavras-chaves:** SRAM, CMOS, Efeito de Dose, Dose de Ionização Total, Margem de Ruído de Leitura, Tensão de Limiar, Corrente de Fuga.

## ABSTRACT

This work presents the study of the static RAM (SRAM) cell with 6 transistor, using CMOS technology, under radiation environment. The electrical behavior of the cell is evaluated using SPICE simulation (HSPICE, 2009; KIME, 1998) and applying Monte Carlo analysis. The effect of total ionization dose is analyzed through the modeling of threshold voltage shifts and leakage currents. The case study processes of this work do not use any special fabrication steps to make the circuit tolerant to radiation. The behavior of the cell related to write propagation time, read noise margin and energy consumption is evaluated through scripts written to support the simulation campaign. The simulations were performed for both 130nm and 350nm technologies, making possible to compare which one is more resistant to radiation. To further explore the dose effect in the case where the radiation does not affect all transistors in exactly the same way, the threshold voltage ( $V_{th}$ ) of the transistors is varied randomly in the Monte Carlo analysis. To consider the leakage current, it is added a current source between drain and source of each transistor. The values of  $V_{th}$  and leakage current were obtained in reference (HAUGERUD, 2005) for the 130nm and in reference (LACOE, 1998) for the 350nm technology. The simulations show that the behavior was consistent with results already known, in which the older technology (350nm) is more significant changes than the most current technology, for the TID.

**Keywords: SRAM, CMOS, Dose Effect, Total Ionization Dose, Read Noise Margin, Threshold Voltage, Leakage Current.**

## SUMÁRIO

<b>1</b>	<b>INTRODUÇÃO</b>	<b>13</b>
1.1	MOTIVAÇÃO	13
1.2	OBJETIVOS	14
1.3	JUSTIFICATIVA	15
1.4	METODOLOGIA	15
1.5	ROTEIRO DA DISSERTAÇÃO	16
<b>2</b>	<b>O TRANSISTOR MOS</b>	<b>17</b>
2.1	CONSTRUÇÃO DO TRANSISTOR MOS	17
2.2	FUNCIONAMENTO DO TRANSISTOR MOS	18
2.3	O INVERSOR CMOS	21
2.4	O <i>LATCH</i> CMOS	22
2.5	A CÉLULA DE MEMÓRIA ESTÁTICA	23
2.5.1	Processo de Escrita	24
2.5.2	Processo de Leitura	24
2.6	A MARGEM DE RUÍDO ESTÁTICA	28
<b>3</b>	<b>AMBIENTE DE RADIAÇÃO ESPACIAL E SEUS EFEITOS EM CIRCUITOS INTEGRADOS</b>	<b>32</b>
3.1	INTRODUÇÃO	32
3.2	EFEITOS DE RADIAÇÃO ESPACIAL	32
3.2.1	Cinturão de Radiação	33
3.2.2	Erupções Solares	34
3.2.3	Ventos Solares	35
3.2.4	Efeitos de Carga Capturada dos Ventos Solares	37
3.2.5	Raios Cósmicos	38
3.3	EFEITOS DE DOSE TOTAL IONIZANTE	39
3.4	EFEITO DE DESLOCAMENTO	41
3.5	EFEITOS DE ÍONS PESADOS	41
3.6	EFEITOS DE PRÓTONS	43
<b>4</b>	<b>EFEITOS DA RADIAÇÃO NA TECNOLOGIA MOSFET</b>	<b>46</b>
4.1	VARIAÇÃO DA TENSÃO DE LIMIAR	49
4.2	O EFEITO DE DOSE NA CÉLULA DE MEMÓRIA	50
4.3	O PROCESSO DE SIMULAÇÃO	57
4.4	RESULTADOS DA SIMULAÇÃO ELÉTRICA	66
4.5	DISCUSSÃO DOS RESULTADOS	72
<b>5</b>	<b>CONCLUSÕES</b>	<b>73</b>
	REFERÊNCIAS	75
	APÊNDICE: Exemplo para o cálculo da RNM	81



## LISTA DE ILUSTRAÇÕES

Figura 1 Transistor MOS canal n.....	17
Figura 2 Diodos formados pelas junções pn entre o substrato e o dreno e Substrato e a fonte.....	18
Figura 3 O transistor NMOS tipo enriquecimento com uma fonte positiva ( $V_{GS}$ ), a qual induz o canal sob a porta.....	19
Figura 4 Pastilha de silício com um transistor canal n e um canal p.....	20
Figura 5 Mosfet canal n de 4 terminais e simbologias utilizadas quando o substrato está internamente ligado a fonte.....	20
Figura 6 Mosfet canal p de 4 terminais e simbologias utilizadas quando o substrato está internamente ligado a fonte.....	21
Figura 7 Inversor CMOS.....	21
Figura 8 Circuito do <i>Latch</i> CMOS – circuito interno.....	22
Figura 9 Circuito do <i>Latch</i> CMOS.....	23
Figura 10 A célula de memória de 6 transistores.....	24
Figura 11 A célula de memória com os circuitos de equalização e pré-carga e amplificador sensor.....	26
Figura 12 Forma gráfica caracterizando a margem de ruído estática.....	28
Figura 13 O <i>Latch</i> com as fontes de ruído.....	29
Figura 14 Célula de memória de 6 transistores com as fontes de ruído.....	30
Figura 15 Efeito de uma operação de leitura na margem de ruído.....	30
Figura 16 Transistores que estão conduzindo numa operação de leitura da célula SRAM.....	31
Figura 17 Cinturão de Van Allen.....	34
Figura 18 Fotos de erupções solares.....	35
Figura 19 Vento solar.....	36
Figura 20 A magnetosfera que protege a superfície da Terra das partículas carregadas do vento solar. É comprimida no lado diurno e estendida no lado noturno.....	37
Figura 21 Raios cósmicos.....	38
Figura 22 Anomalia do Atlântico Sul.....	44
Figura 23 Anomalia do Atlântico Sul com cinturões de Van Allen.....	44

Figura 24 Criação dos pares elétrons-lacunas, recombinação, deslocamento e aprisionamento das lacunas na interface Si/SiO <sub>2</sub> .....	47
Figura 25 Carga positiva aprisionada no óxido de um transistor NMOS.....	48
Figura 26 O caminho da corrente de fuga através do óxido de campo.....	49
Figura 27 Tensão de limiar para o transistor NMOS – 350nm.....	52
Figura 28 Tensão de limiar para o transistor PMOS – 350nm.....	53
Figura 29 Corrente de fuga para o transistor NMOS – 350nm.....	53
Figura 30 Corrente de fuga para o transistor PMOS – 350nm.....	54
Figura 31 Tensão de limiar para o transistor NMOS – 130nm.....	55
Figura 32 Tensão de limiar para o transistor PMOS – 130nm.....	55
Figura 33 Corrente de fuga para o transistor NMOS – 130nm.....	56
Figura 34 Corrente de fuga para o transistor PMOS – 130nm.....	57
Figura 35 <i>Latch</i> indicando os sinais VR e VL.....	58
Figura 36 Algoritmo da estrutura geral do sistema.....	60
Figura 37 Algoritmo para o cálculo dos vetores de derivadas das funções de transferências.....	61
Figura 38 Algoritmo para o cálculo da margem de ruído do inversor da esquerda.....	62
Figura 39 Sinais de entrada WL, B e BNOT e saída Q e QN, para simulação de escrita da SRAM na tecnologia 350nm com valores de radiação de 300krads.....	64
Figura 40 Zoom da saída Q.....	64
Figura 41 Células de memória com as dimensões utilizadas nas tecnologias 130nm e 350nm.....	65
Figura 42 Atraso médio de escrita – 130nm.....	67
Figura 43 Atraso médio de escrita – 350nm.....	68
Figura 44 Margem de ruído de leitura – 130nm.....	68
Figura 45 Margem de ruído de leitura – 350nm.....	69
Figura 46 Consumo na tecnologia 130nm.....	70
Figura 47 Consumo na tecnologia 350nm.....	70
Figura 48 Margem de ruído de leitura obtida numa das simulações.....	71

## LISTA DE TABELAS

Tabela 1 Tabela verdade do inversor.....	22
Tabela 2 Tabela de doses para 3 anos.....	40
Tabela 3 Módulo dos valores do $V_{th}$ do transistor NMOS para tecnologia 350nm.....	52
Tabela 4 Módulo dos valores do $V_{th}$ do transistor PMOS para tecnologia 350nm.....	52
Tabela 5 Valores da corrente de fuga do transistor NMOS para tecnologia 350nm.....	53
Tabela 6 Valores da corrente de fuga do transistor PMOS para tecnologia 350nm.....	54
Tabela 7 Módulo dos valores do $V_{th}$ do transistor NMOS para tecnologia 130nm.....	54
Tabela 8 Módulo dos valores do $V_{th}$ do transistor PMOS para tecnologia 130nm.....	55
Tabela 9 Valores da corrente de fuga do transistor NMOS para tecnologia 130nm.....	56
Tabela 10 Valores da corrente de fuga do transistor PMOS para tecnologia 130nm.....	56
Tabela 11 Tempo de atraso de escrita.....	66
Tabela 12 Margem de ruído de leitura e consumo.....	66

## LISTA DE ABREVIATURAS

CMOS: Complementary Metal Oxide Semiconductor  
ECSS: European Co-operation for Space Standardisation  
ESA: Engenharia da Agência Espacial Européia  
GEO: Órbita Geoestacionária  
LET: Linear Energy Transfer  
MEOS: Apanhado de Prótons para Órbita Média  
MOS: Metal Oxide Semiconductor  
MOS BULK: MOS em Lâmina de Silício  
MOS SOI: MOS Silicon On Insulator  
MOSFET: MOS Field Effect Transistor  
NMOS: Transistor MOS canal N  
NIEL: Non Ionizing Energy Loss  
PMOS: Transistor MOS canal P  
RAM: Random Access Memory  
RNN: Read Noise Margin  
SNM: Static Noise Margin  
SAA: Anomalia do Atlântico Sul  
SEB: Single Event Burnout  
SEE: Single Event Effect  
SEGR: Single Event Gate Rupture  
SET: Single Event Transient  
SHE: Single Hard Error  
SEL: Single Event Latch-up  
SEU: Single Event Upset  
SRAM: Static RAM  
TID: Total Ionization Dose  
 $V_{th}$ : Threshold Voltage  
WL: Word Line

# 1 INTRODUÇÃO

## 1.1 MOTIVAÇÃO

Nos dias atuais, a utilização de equipamentos eletrônicos tem aumentado e cada vez mais se popularizado, tendo-se cada vez mais equipamentos portáteis e com maior número de funções. As tecnologias atuais (maior miniaturização) é que estão permitindo esta proliferação. Entre estes equipamentos eletrônicos há telefones celulares, reprodutores MP3, MP4, MP5, palmtalk, ipod, notebooks, entre outros, que estão se tornando, cada vez mais, indispensáveis para muitas pessoas.

A utilização de aparelhos eletrônicos com tecnologias cada vez menores está crescendo de forma acelerada e muitos deles têm memória. A memória mais utilizada é do tipo SRAM (*Static Random Access Memory*).

A célula de memória SRAM de 6 transistores é uma célula freqüentemente utilizada em projetos de *chips* de memória. Além das aplicações já citadas temos outro exemplo comum para a célula SRAM, que é a memória *cache* utilizada em sistemas computadorizados para melhorar o desempenho final, em função do alto tempo de resposta (menor freqüência de operação) das memórias RAM (*Read Only Memory*) em relação aos processadores.

Além dos equipamentos eletrônicos já citados, que são de uso pessoal, têm-se, cada vez mais, equipamentos eletrônicos embarcados em aviões e em satélites. Muitos destes sistemas são sistemas digitais programáveis, portanto possuem memória. Os sistemas embarcados de aviões são atingidos por níveis maiores de radiação quando em vôo, portanto a exposição à radiação ionizante não é constante. Os que fazem parte dos sistemas de satélites, que é o objeto de estudo desta dissertação, estão constantemente em regiões com maiores níveis de radiação, portanto estão sofrendo com o acúmulo de dose total de radiação.

Embora o projetista busque definir o menor tamanho possível que é permitido pela tecnologia para a célula de memória, têm-se sistemas eletrônicos em que a ocupação da área do *chip* pelo circuito de memória pode ser maior que 40% (LI, 2006).

As novas tecnologias que permitem um maior grau de integração, e tornam os componentes (por exemplo, os transistores) menores, fizeram com que a alimentação do circuito ( $V_{DD}$ ) necessitasse ser diminuída (BALASUBRAMANIAN, 2008), inclusive atingindo níveis abaixo de um Volt (WANG, 2008). Estes valores de tensão são necessariamente mais baixos, pois, em função da redução do tamanho (menores comprimento ( $L$ ) e largura ( $W$ ) do canal) e espessura, poderia ocorrer o rompimento do óxido de porta (*gate*) dos transistores, o qual diminui proporcionalmente a diminuição de  $L$  e  $W$ . Este rompimento iria ocorrer em função do campo elétrico elevado, quando a alimentação fosse ligada.

Estes são alguns dos fatores que fazem com que a preocupação com relação à radiação exista hoje até ao nível do mar (LEITE, 2009; WIRTH, 2007; WIRTH, 2008), pelo aumento de eventos únicos (*single events*) neste nível (BALASUBRAMANIAN, 2008), preocupação que antigamente era irrelevante, pois um determinado grau de radiação que provoca uma determinada perturbação na tensão de um nó do circuito, provavelmente terá, nas tecnologias atuais, maior influência em função das tensões serem menores (NIRSCHL, 2004).

## 1.2 OBJETIVOS

A presente dissertação visa desenvolver uma metodologia de simulação elétrica com HSPICE, para verificar o comportamento de células de memória estática com relação aos efeitos de dose total (mudanças de  $V_{th}$  e corrente de fuga), analisando as alterações nos tempos de atraso de escrita, na margem de ruído de leitura e no consumo de energia.

### 1.3 JUSTIFICATIVA

Nos dias atuais se tem cada vez mais equipamentos digitais programáveis e estes sistemas possuem memória. Os satélites possuem, entre seus sistemas de controle, sistemas digitais que são programáveis e, como se localizam em regiões mais altas, sofrem maiores influências da radiação ionizante.

É de suma importância o conhecimento dos efeitos da radiação ionizante sobre estes equipamentos, especificamente em memórias e, a cada nova tecnologia lançada, devem-se fazer estudos prévios durante o desenvolvimento para descobrir qual seria o seu comportamento em ambientes de radiação.

A metodologia de simulação desenvolvida para a célula de 6 transistores, projetada para estudo do caso, irá propiciar uma maior facilidade para estudos prévios sobre o efeito de dose em circuitos do tipo, podendo ser utilizada para outras tecnologias desde que se obtenha os dados de entrada para a simulação.

### 1.4 METODOLOGIA

Neste trabalho são feitas simulações para verificar o efeito de dose total ionizante (*Total Ionization Dose, TID*), o qual ocasiona alteração na tensão de limiar ( $V_{th}$ , *threshold voltage*) e o incremento na corrente de fuga (MA, 1989), nas tecnologias de 350 nm e 130 nm, verificando as alterações que irão ocorrer no tempo de acesso de escrita, na margem de ruído de leitura (*Read Noise Margin, RNM*) e consumo de energia e, ao final, é feita uma análise comparativa entre o desempenho destas duas tecnologias. Com estas simulações pretende-se verificar se os resultados serão coerentes com resultados já conhecidos, ou seja, que as tecnologias mais atuais sofrem alterações menos significativas em relação às tecnologias mais

antigas, com relação ao efeito de dose ionização total (TID), validando a metodologia utilizada para as simulações.

Com este trabalho também se pretende desenvolver uma metodologia de simulação, utilizando programas (scripts) que rodam no HSPICE e que, em relação ao um processo de irradiação, os resultados são obtidos num tempo menor e com um custo menor.

A metodologia aplicada apresentou resultados coerentes com resultados já conhecidos podendo ser utilizada e, como é um método geral, pode ser aplicada com outras tecnologias, a partir da disponibilidade de dados.

## **1.5 ROTEIRO DA DISSERTAÇÃO**

A presente dissertação está dividida da seguinte forma:

No Capítulo 2 são discutidos os conhecimentos necessários ao entendimento do tema e execução do trabalho. São abordados aspectos básicos sobre a fabricação e funcionamento da tecnologia CMOS, do inversor CMOS e da célula SRAM estática CMOS de 6 transistores.

No Capítulo 3, é apresentado um resumo a respeito de fontes de radiação e os efeitos causados por elas, enfatizando estes efeitos em dispositivos CMOS.

No Capítulo 4 é apresentado o roteiro segundo o qual foram feitas as simulações para obter os resultados para os efeitos de dose (alterações de  $V_{th}$  e corrente de fuga) na célula de memória e, mostra também, os resultados obtidos. No final deste capítulo são discutidos os resultados e são apresentadas as conclusões obtidas neste trabalho.

No Capítulo 5 é apresentada a conclusão da presente monografia. É feita uma sinopse dos resultados obtidos e são apresentadas aplicações e restrições destes resultados. Aprimoramentos, extensões e aplicações da metodologia, bem como, extensões e trabalhos futuros são sugeridos.



## 2 O TRANSISTOR MOS

O objetivo deste capítulo é discutir os conhecimentos básicos dos transistores MOS, por isso são dadas algumas explicações sobre os aspectos construtivos e de funcionamento desta tecnologia.

Para explicações mais detalhadas e mais completas sugere-se a leitura nas referências (SEDRA, 2000) e (RABAEY, 2003), nos capítulos referentes à tecnologia MOS.

### 2.1 CONSTRUÇÃO DO TRANSISTOR MOS

Na Figura 1 é mostrada a estrutura física de um transistor MOS (*metal – oxide – semiconductor*) canal *n* (ou N-MOS) (RABAEY, 2003; SEDRA, 2000; SILVA, 2005). Como se pode observar na Figura 1 tem-se o substrato (corpo, *body*) do tipo *p* e nele são difundidas duas regiões simétricas com uma forte dopagem tipo *n*, que são o dreno (*drain*) e a fonte (*source*). Entre as regiões do dreno e da fonte tem-se uma cobertura de um material isolante (comumente o dióxido de silício,  $\text{SiO}_2$ ) e, sobre ele, é adicionado o contato da porta (*gate*), normalmente de polissilício e, para completar o transistor, são incluídos os contatos do dreno, fonte e substrato.





Figura 1: Transistor MOS canal n

## 2.2 FUNCIONAMENTO DO TRANSISTOR MOS

Deve-se observar que existem duas junções  $p-n$  que se localizam entre o substrato e o dreno e entre o substrato e a fonte. Para que o transistor opere normalmente estas junções são mantidas com polarização reversa. Como no dreno é aplicada uma tensão positiva em relação à fonte, é suficiente ligar-se o substrato à fonte para que as duas junções fiquem em corte (SEDRA, 2000; SILVA, 2005). Para as próximas explicações, será considerado que esta ligação, do substrato para a fonte, já tenha sido feita.

Pode-se observar que entre a fonte e o dreno se tem dois diodos face a face em série. Um deles é formado pela junção  $p-n$  entre a região  $n$  do dreno e a região  $p$  do substrato e o outro é formado pela junção  $p-n$  entre a região  $p$  do substrato e a região  $n$  da fonte. Como estão face a face (anodo com anodo, ver Figura 2) impedem a circulação de corrente entre os terminais de dreno e fonte, quando for aplicada uma tensão  $V_{DS}$  entre eles.




**Figura 2: Diodos formados pelas junções  $pn$  entre o substrato e o dreno e substrato e a fonte**

Para que circule corrente entre dreno e fonte é necessário criar um canal entre eles; para isso é necessário aplicar uma tensão positiva ( $V_{GS}$ ) entre a porta e a fonte (Figura 3). De uma forma bem simples esta polaridade da fonte irá repelir as lacunas sob a porta (entre o dreno e fonte) e irá atrair elétrons das regiões  $n^+$  do dreno e fonte (SEDRA, 2000). Quanto

maior for esta tensão, mais lacunas são repelidas e mais elétrons são atraídos, até que aconteça uma ligação (canal) entre as regiões de dreno e fonte. Neste momento, se for aplicada uma tensão  $V_{DS}$  entre o dreno e a fonte, haverá a circulação de corrente entre eles, que pode ser controlada pela tensão  $V_{GS}$ . O canal é criado pela inversão que acontece na superfície do substrato (de  $p$  para  $n$ ), por isso o canal induzido também é denominado de camada de inversão.

O valor de  $V_{GS}$  que faz com que a acúmulo de elétrons seja suficiente para formar o canal é chamado de tensão de limiar (*threshold voltage*,  $V_{th}$ ).




**Figura 3: O transistor NMOS tipo enriquecimento com uma fonte positiva ( $V_{GS}$ ), a qual induz o canal sob a porta**

Para aplicações em circuitos digitais, o transistor estará no estado de condução ou no estado de corte. Para que o transistor funcione é necessário que se aplique uma tensão positiva no dreno, que é normalmente denominada  $V_{DD}$ . A tensão aplicada na porta,  $V_{GS}$ , terá valor 0, para o transistor fique na condição de corte e um valor alto, que geralmente é igual a  $V_{DD}$ , para que ele fique na condição de condução. A análise para pequenos valores de  $V_{DS}$  fogem do objetivo deste trabalho.


O funcionamento do transistor MOS canal  $p$  é similar ao transistor MOS canal  $n$  e, para obtê-lo, inverte-se a dopagem de todas as regiões da pastilha e inverte-se a polaridade

das fontes. Na Figura 4 tem-se uma pastilha com um transistor canal  $n$  e um transistor canal  $p$ . Para ligar o transistor MOS canal  $p$ , deve-se aplicar uma tensão  $V_{GS}$  negativa, com isto elétrons serão repelidos da região do canal e lacunas serão atraídas para esta região e, a partir do valor de limiar ( $V_{thp}$ ), teremos o canal  $p$  formado.




**Figura 4:** Pastilha de silício com um transistor canal  $n$  e um canal  $p$

Na Figura 5 tem-se a simbologia dos transistores MOSFET tipo enriquecimento canal  $n$  e, na Figura 6, o transistor canal  $p$ .




**Figura 5:** Mosfet canal  $n$  de 4 terminais e simbologias utilizadas quando o substrato está internamente ligado a fonte



**Figura 6: Mosfet canal  $p$  de 4 terminais e simbologias utilizadas quando o substrato está internamente ligado a fonte**

### 2.3 O INVERSOR CMOS

O inversor CMOS (complementar MOS) é formado por transistores MOSFET canal  $n$  e  $p$  ligados da forma como é mostrada na Figura 7.



**Figura 7: Inversor CMOS**

O inversor CMOS funciona da seguinte forma:

- se for aplicado um nível lógico 1 ( $V_{DD}$ ) na entrada A, o transistor  $Q_n$  (NMOS) criará o canal (conduzirá) e  $Q_p$  (PMOS) estará cortado, portanto a saída irá para nível baixo;

- se for aplicado um nível lógico 0 (GND) na entrada A, agora é o transistor Qp que conduzirá e Qn estará cortado, isso levará a saída para nível alto.


Na Tabela 1 é mostrado o comportamento do inversor, que tem este nome porque a saída é o inverso da entrada.

**Tabela 1: Tabela verdade do inversor**


A	S
0	1
1	0

## 2.4 O LATCH CMOS

O *latch* é o circuito básico e é, ainda, o principal de uma célula de memória estática. Um *latch* armazena um nível lógico alto ou baixo (“1” ou “0”) permitindo, também, que este valor armazenado possa ser trocado. O *latch* mostrado nas Figuras 8 e 9 é constituído por dois inversores ligados de modo a formar uma malha fechada com realimentação positiva. Ele é um circuito biestável, pois possui dois estados estáveis, que podem ser alterados por meio de um sinal externo.



**Figura 8: Circuito do Latch CMOS – circuito interno**



**Figura 9: Circuito do *latch* CMOS**

Para verificar o funcionamento do *latch* vamos supor que na saída Q esteja armazenado o nível lógico “1”. Como se pode observar na Figura 9, este valor é aplicado na entrada do inversor inferior, fazendo sua saída ir para “0”, portanto, na saída QN está armazenado este valor. Para alterar o valor, que está sendo armazenado pelo *latch*, é só aplicar um nível invertido na entrada/saída Q, no exemplo, um nível lógico baixo. Este nível baixo forçará o inversor inferior a trocar sua saída para nível alto e, este nível alto na entrada do inversor superior, forçará sua saída para nível baixo. Após isto, o sinal aplicado pode ser retirado que o *latch* estará armazenando o novo valor. É importante observar que o processo aqui explicado ocorre de forma simultânea.

## 2.5 A CÉLULA DE MEMÓRIA ESTÁTICA

A Figura 10 mostra o circuito de uma célula de memória. Esta célula é formada por um *latch*, transistores Q1 a Q4, e por dois transistores de passagem, Q5 e Q6. O funcionamento básico da célula é descrito a seguir.




Figura 10: A célula de memória de 6 transistores

### 2.5.1 Processo de Escrita

O valor lógico a ser escrito na saída Q (Figura 10) deve ser colocado na coluna B. Se o objetivo for escrever um zero (0) este nível lógico será colocado em B e nível lógico um (1) em BNOT. Logo após habilita-se a linha de palavra (1 em WL) fazendo Q5 e Q6 conduzirem. Observe que o nível zero de B é aplicado nos *gates* de Q1 e Q2, levando Q2 à condução e Q1 ao corte e, simultaneamente o nível um de BNOT é aplicado nos *gates* de Q3 e Q4, levando Q3 à condução e Q4 ao corte. No momento que esta situação se estabilizar, o sinal WL pode ser desabilitado e ter-se-á nível lógico 0 na saída Q e 1 na saída QNOT.


### 2.5.2 Processo de Leitura

Para o processo de leitura ser mais rápido faz-se, inicialmente, uma pré-carga nas colunas B e BNOT (Figura 10), por exemplo  $\frac{1}{2} V_{DD}$ . Considere o caso que a saída Q tenha nível lógico zero, portanto QNOT tem nível lógico um. Ao iniciar o processo de leitura, as



colunas B e BNOT são pré-carregadas com  $\frac{1}{2} V_{DD}$ , e, logo após, WL é habilitado, fazendo Q5 e Q6 conduzirem. Com a condução destes transistores, a saída Q (nível 0) começará a descarregar a capacitância (carga) da coluna B através de Q3 e Q6 e, simultaneamente, a capacitância (carga) da linha BNOT começa a se carregar, a partir de  $\frac{1}{2} V_{DD}$ , através dos transistores Q5 e Q2. Para este processo ser completo, é necessário a utilização de um amplificador sensor que, entre outras vantagens, acelera o processo de leitura e do circuito de equalização e pré-carga, responsável pela carga e equalização dos valores iniciais das linhas B e BNOT.

A Figura 11 mostra, além da célula de memória, os circuitos de pré-carga e equalização e o amplificador sensor. Nesta figura os transistores de Q1 a Q6 formam a célula de memória, os transistores de Q7 a Q12 formam o amplificador sensor e os transistores de Q13 a Q15 formam o circuito de pré-carga e equalização. O valor de pré-carga é aplicado no nó VD2 sendo, após, ativado o sinal FIP para que ele seja transferido para as linhas B e BNOT através dos transistores Q14 e Q15. Embora estes transistores sejam fabricados simultaneamente, pequenas diferenças aleatórias que ocorrem no processo de fabricação (*mismatch*, descasamento) alteram suas características e, com isto, as tensões nas linhas B e BNOT não ficam iguais. Para contornar este problema é adicionado o transistor Q13 que tem a função de equalizar (igualar) a tensão de inicialização nas linhas B e BNOT, além de tornar o processo mais rápido.



**Figura 11: A célula de memória com os circuitos de equalização e pré-carga e amplificador sensor**

O amplificador sensor entrará em operação pouco depois, num tempo suficiente para que as linhas B e BNOT já tenham uma pequena alteração nos seus valores de tensão. Para que o mesmo seja ativado é aplicado um sinal alto em FI (0 em FINOT) fazendo os transistores Q11 e Q12 conduzirem, com isto o amplificador sensor, que é formado por um *latch*, irá amplificar a diferença entre os níveis de tensão das linhas B e BNOT, completando o processo de leitura. Devido às capacitâncias nos pontos Q e QN serem menores que as


capacitâncias das linhas B e BNOT pode ocorrer, no momento da leitura, uma troca no valor armazenado pela célula. O amplificador sensor tem a função de evitar que esta troca indesejável aconteça, além de acelerar o processo de leitura.

Para entender todo o processo de leitura vamos supor que o valor aplicado em VD2 seja  $0,5 V_{DD}$  e que a saída Q tenha nível lógico 0 (QN terá nível lógico 1). Ao ativarmos o sinal FIP, as linhas B e BNOT se carregarão com o valor de  $0,5 V_{DD}$ . Em função do sincronismo, o próximo passo será desativar FIP e ativar WL, fazendo os transistores de passagem conduzirem; isto fará a capacitância da linha B ser descarregada através de Q3 e a capacitância da linha BNOT será carregada através de Q2. O passo seguinte do sincronismo é ativar o FI (FINOT é o complemento de FI), fazendo o amplificador sensor que é um *latch*, formado pelos transistores Q7 a Q10, operar. O nível da linha B que está diminuindo (já é menor que  $0,5 V_{DD}$ ) estará cortando Q7 e fazendo Q8 conduzir mas, ao mesmo tempo, o nível da linha BNOT, que já é maior que  $0,5 V_{DD}$ , está fazendo Q9 conduzir e Q10 cortar. A realimentação do *latch* completa a descarga e carga das capacitâncias de carga das linhas B e BNOT fazendo, também, que a velocidade deste processo seja melhorada, diminuindo o tempo de atraso de leitura.

O projeto da célula (valores de comprimento e largura do canal) que será apresentado no Capítulo 4 foi feito utilizando as menores dimensões possíveis, seguindo as sugestões das referências (AGARVAL, 2006; AGARVAL, 2008; LIU, 2007; SEDRA, 2000; YAO, 2008), com especial atenção para as referências (AGARVAL, 2006; AGARVAL, 2008; LIU, 2007; YAO, 2008), a fim de obter uma melhor estabilidade da célula de memória. Para obter esta melhor estabilidade de leitura, faz-se com que os transistores Q1 e Q3 (Figura 10) tenham uma maior capacidade de condução de corrente que os transistores de passagem (Q5 e Q6) e, para o processo de escrita, faz-se com que os transistores de acesso (passagem) tenham uma maior capacidade de condução de corrente que os transistores Q2 e Q4 (LIU, 2007).


## 2.6 A MARGEM DE RÚIDO ESTÁTICA

A margem de ruído estática (*static noise margin, SNM*) é definida como a menor quantidade de ruído DC necessária para mudar o estado da célula. Tipicamente ela é obtida medindo-se o lado do maior quadrado que pode ser inserido entre as características DC (curva de transferência) espelhadas dos inversores auto-realimentados da célula de memória (AGARVAL, 2006; AGARVAL, 2008; CALHOUN, 2005; LIMA, 2008; SEEVINK, 1987). A Figura 12 mostra um exemplo da margem de ruído estática, onde a curva em traço cheio é a função de transferência, a curva tracejada é a função de transferência espelhada e o lado do quadrado representa a margem de ruído estática (SNM). Esta figura está apresentando um caso muito próximo do ideal, pois estão sendo considerados transistores canais  $n$  e canais  $p$  iguais entre si e que os parâmetros dos transistores canal  $n$  são idênticos aos transistores de canal  $p$ .



**Figura 12: Forma gráfica caracterizando a margem de ruído estática**

A Figura 13 mostra um *latch* com as fontes de ruído ligadas aos nós internos. Com este modelo pode-se calcular o valor da margem de ruído estática, que é aquele valor que faz com que o *latch* troque o valor armazenado.



**Figura 13: O latch com as fontes de ruído**

Ao se fazer um processo de leitura numa célula SRAM, é necessário colocar um valor inicial nas linhas B e BNOT (pré-carregar), por exemplo,  $V_{DD}$  e ativar o sinal  $WL$ , fazendo com que os transistores de acesso (Q5 e Q6 da Figura 14) conduzam. Um fato indesejável irá ocorrer. O nó que está com nível baixo irá aumentar sua tensão devido ao divisor de tensão entre os transistores NMOS de acesso e o transistor NMOS de um dos inversores (CALHOUN, 2005), por exemplo, Q3 e Q6 da Figura 14. Este aumento no valor da tensão do nó altera a margem de ruído estática, fazendo-a diminuir. Esta nova margem de ruído é a margem de ruído de leitura (*read noise margin, RNM*) (AGARVAL, 2006) e, também, é medida como o maior quadrado que pode ser inserido na característica entre as características de transferência (AGARVAL, 2006; CALHOUN, 2005; LIMA, 2008; YAO, 2008). As Figuras 15 e 16 ilustram a margem de ruído alterada por uma leitura de dados e a célula de memória indicando a condição dos transistores, onde os transistores marcados com um “X” estão cortados.




Figura 14: Célula de memória de 6 transistores com as fontes de ruído





Figura 15: Efeito de uma operação de leitura na margem de ruído



**Figura 16: Transistores que estão conduzindo numa operação de leitura de da célula SRAM**

Com o que foi exposto anteriormente, nota-se que o momento da leitura é um caso muito crítico (AGARVAL, 2006; BHAVNAGARWALA, 2001), porque um ruído menor poderá provocar um erro, fazendo uma troca no valor armazenado. Por este motivo é que na simulação optou-se por fazer a medição da margem de ruído de leitura (RNM), no lugar da margem de ruído estática (SNM).

### **3 AMBIENTE DE RADIAÇÃO ESPACIAL E SEUS EFEITOS EM CIRCUITOS INTEGRADOS**

#### **3.1 INTRODUÇÃO**

Para entender os efeitos causados pela passagem de radiação ionizante através de sistemas integrados em silício é necessário conhecer sua origem, como elas afetam o funcionamento dos dispositivos e a influência de fatores externos tais como a altitude, tipo de órbita, o grau de proteção interno destes dispositivos entre outros quando utilizados num ambiente espacial, por exemplo, que está sujeito à radiação cósmica.

O cinturão de radiação, raios cósmicos, erupções e ventos solares têm origem ao que chamamos neste trabalho de ambiente radiativo espacial. Estas fontes liberam elétrons, prótons e íons pesados que são os elementos responsáveis pelos efeitos indesejáveis causados nos dispositivos. O conhecimento destes efeitos é cada vez mais importante devido ao crescente aumento de equipamentos espaciais que utilizam dispositivos integrados com tecnologia moderna (*sub-mickron*). Elétrons e prótons do cinturão de radiação (ou cinturão de Van Allen), assim como, prótons da ejeção de massa da coroa solar contribuem para o efeito cumulativo de dose total sobre dispositivos eletrônicos (SCHWANK, 2008; VELASCO, 2007). Raios cósmicos e íons pesados de erupções solares são responsáveis principais por efeitos transitórios de carga liberada na passagem de íons pesados através de regiões sensíveis do dispositivo (VELASCO, 2007).

#### **3.2 EFEITOS DE RADIAÇÃO ESPACIAL**

A terra e o ambiente imediato são parcial, porém efetivamente, protegidas pela atmosfera (FELIX, 2003), que age como uma tela semipermeável, deixando passar luz e calor,




enquanto atenua muito a radiação e raios ultravioletas. Mas, com o avanço da tecnologia, tem-se o uso de equipamentos em aplicações espaciais em altitudes muito altas, perdendo esta proteção natural, sendo necessários novos e melhores sistemas de proteção em relação à radiação ionizante.

Os quatro principais fenômenos encontrados no espaço considerados como fontes de radiação ionizante são classificados em: cinturões de radiação, erupções solares, ventos solares e raios cósmicos (VELASCO, 2007; WANG, 2008). Estes fenômenos são inter-relacionados, mas esta divisão é a mais adequada para estudo dos efeitos resultantes de acordo com a aplicação espacial (altitude e tipo de órbita). As partículas de interesse são, essencialmente, elétrons, prótons e íons pesados de várias origens e com diferentes energias. Elétrons e prótons são os principais responsáveis pela dose total. Íons pesados, bem como, prótons causam um número de efeitos transitórios específicos que são agrupados sob o título “SEE” (*Single Event Effect*, evento de efeito único) (VELASCO, 2007), efeitos estes que são associados a cada partícula que atravessa a região sensível do dispositivo eletrônico.

### **3.2.1 Cinturão de Radiação**

O cinturão de radiação (ou cinturão de Van Allen, ver Figura 17) contém um apanhado de elétrons e prótons e uma baixa quantidade de íons pesados (CINTURÃO, 2010; HORST, 2009). Este apanhado de radiação inclui dois cinturões de elétrons. O cinturão interno contém elétrons cuja energia é menor que 5 MeV. O cinturão externo contém elétrons cuja energia pode alcançar 7 MeV; além disso, no cinturão externo, o fluxo de elétrons é mais variável e mais intenso que no cinturão interno. Um terceiro cinturão de elétrons foi observado após uma tempestade magnética em 24 de março de 1991 (SMITH, 2007; VELASCO, 2007). Este


cinturão é localizado a meio caminho entre o primeiro e o segundo e sua energia é significativa, podendo atingir valores de até 30 MeV (SMITH, 2007; VELASCO, 2007).



**Figura 17: Cinturão de Van Allen (CINTURÃO, 2010)**

### 3.2.2 Erupções Solares

Na Figura 18, têm-se fotos de erupções solares (APOLO, 2010; ERUPÇÃO, 2010; PORTAL, 2010; WIKIPÉDIA, 2010). O ciclo de manchas solares é de 11 anos e pode ser subdividido, de forma grosseira em dois períodos: um de 4 anos de baixa atividade e outro de 7 anos de alta atividade (AMUSAN, 2009; SMITH, 2007; WANG, 2008), caracterizado por eventos ordinários e de natureza excepcional. Há dois tipos de eventos, que influencia fortemente à radiação do ambiente espacial, sendo considerados aqui. O primeiro é representado pela ejeção de massa da coroa solar, a qual, nos seus últimos dias, emite prótons de energia alta (até várias centenas de MeV). O ponto de referência aqui é a erupção de prótons que aconteceu em agosto de 1972 (VELASCO, 2007). Este único evento forneceu 84% de prótons do sol com energia maior que 30 MeV, o que foi registrado no vigésimo (20º) ciclo solar. O segundo tipo de evento refere-se à categoria transiente ou “evento impulsivo”, implicando em larga emissão de íons pesados (VELASCO, 2007).




**Figura 18: Fotos de erupções solares (APOLO, 2010; ERUPÇÃO, 2010; PORTAL, 2010; WIKIPÉDIA, 2010)**

### 3.2.3 Ventos Solares

A alta temperatura da coroa solar (2 milhões de K) propicia energia cinética suficiente para permitir que elétrons escapem da gravidade solar. O efeito resultante da ejeção de elétrons é uma carga desbalanceada provocando uma subsequente ejeção de prótons e íons pesados da coroa solar. O gás ejetado é tão quente que as partículas são homogeneizadas formando um plasma diluído. A densidade de energia do plasma excede a do seu campo magnético, portanto o campo magnético do sol é “congelado” dentro do seu plasma. Este plasma, eletricamente neutro, flui radialmente para fora do sol à velocidade de 300 a 900 Km/s, com temperatura de  $10^4$  a  $10^6$  K. A energia das partículas alcança, aproximadamente, 0,5 a 2 KeV por núcleo. A densidade média do vento solar (Figura 19) é de 1 a 30


partículas/cm<sup>3</sup>. A composição é de aproximadamente 95% p<sup>+</sup>, 4%He<sup>+</sup>, menos de 1% de outros íons pesados e o número de elétrons necessários para fazer o vento solar ficar neutro (VELASCO, 2007).



**Figura 19: Vento solare (VENTO, 2010)**

A maior perturbação no campo geomagnético pode ocorrer durante as trocas na densidade e velocidade do vento solar e na orientação do campo magnético solar. A ejeção de massa da coroa e erupções solares causam distúrbios no vento solar e a interação entre estes distúrbios e a magnetosfera terrestre (Figura 20), causa perturbações chamadas tempestades magnéticas e sub-tempestades. A correlação do número de tempestades com o nível de atividade solar é muito forte, e a maior tempestade magnética é fortemente associada com a ejeção de massa da coroa. Durante o período de alta atividade solar são observadas flutuações no campo magnético do sol e estas flutuações resultam em uma compressão nas linhas de campo magnético da terra. Quando a compressão das linhas de campo ocorre, o plasma no lado escuro da terra é empurrado para a superfície terrestre. Como o plasma é empurrado para

próximo da terra, os elétrons e íons são desviados pelo campo magnético e, espaçonaves orbitando em longitudes entre meia-noite e 6 a.m, observarão uma abundante carga de elétrons de alta energia. Consequentemente, durante estas tempestades, a maior preocupação é com espaçonaves operando em longitudes entre meia-noite e 6 a.m (VELASCO, 2007).



**Figura 20: A magnetosfera que protege a superfície da Terra das partículas carregadas do vento solar. É comprimida no lado diurno e estendida no lado noturno (MAGNETOSFERA, 2010)**

### 3.2.4 Efeitos de Carga Capturada dos Ventos Solares

Diferenças entre a emissão e absorção características do material, diferentes exposições à luz solar e efeitos localizados resultam em uma desigual população de elétrons, produzindo tensões diferentes entre superfícies isoladas dos satélites (este fenômeno é chamado de carga de superfície diferencial). Além disso, os elétrons têm energia suficiente para passar através da manta térmica, por exemplo, resultando em uma carga interna nas superfícies e câmaras. Tipicamente, objetos isolados incluem cabos, pintura térmica,




componentes encapsulados etc. Elétrons de alta energia penetrando nos chassis de subsistemas podem depositar cargas sobre os circuitos, isolações, conectores etc.

Para atenuar tais efeitos, utilizam-se filtros para prevenir a propagação de descarga criada por eventos transientes, também se utiliza superfícies revestidas e materiais que provêm a dissipação de cargas depositadas e blindagens.

### 3.2.5 Raios Cósmicos

Raios cósmicos são íons pesados de alta energia (Figura 21). Estes íons pesados representam 1% dos componentes nucleônicos de radiação cósmica que contém 83% de prótons, 13% de núcleo de hélio e 3% de elétrons (VELASCO, 2007). Estes valores são genéricos e têm pequenas diferenças em relação aos citados nas referências (HORST, 2009; SMITH, 2007; WANG, 2008). A origem desta radiação não é bem conhecida, porém sabe-se que parte vem de fora da via láctea (AMUSAN, 2009) e o restante é interno. A energia dos íons pesados é muito alta (a maior detectada é de  $3 \cdot 10^{20} \text{eV}$ ) (VELASCO, 2007) e a correspondente aceleração não é bem conhecida.



**Figura 21: Raios cósmicos (RAIOS, 2010)**

### 3.3 EFEITOS DE DOSE TOTAL IONIZANTE

A totalidade de dose total ionizante acumulado por um dispositivo no ambiente espacial é, quase exclusivamente, atribuída ao apanhado de partículas do cinturão de radiação (elétrons e prótons) e dos prótons emitidos pelas erupções solares (SCHWANK, 2008; SMITH, 2007; VELASCO, 2007). Os íons pesados da radiação cósmica contribuem com uma pequena parcela desta dose acumulada, mas são os principais causadores dos efeitos transitórios conhecidos por SEE.

Para avaliar a dose total de ionização (*total ionising dose*, TID) a que estará sujeito um componente, numa dada aplicação espacial especificada pelo cliente, o projetista do circuito utiliza uma “curva de aproximação de dose” que indica a dose total que será recebida através de uma proteção de espessura variável (frequentemente uma esfera de alumínio oca). Esta curva é frequentemente utilizada como uma especificação, desde que depende somente da missão de interesse. Então, de acordo com a localização exata do componente considerado no satélite e das várias proteções proporcionadas por outras estruturas que servem de blindagem (isolações do satélite, placa de circuito impresso, componentes encapsulados etc), a TID é computada. Por exemplo, na Tabela 2 são apresentados os valores de dose para três anos dos satélites 3 e 4 do programa Sinobrasileiro CBERS em função da espessura de blindagem de alumínio (ECSS, 2008). Estes cálculos foram realizados com base nas especificações de Engenharia da Agência Espacial Européia (ESA) (ECSS, 2008). Podem-se utilizar dois métodos, o primeiro é um método analítico baseado em análise setorial, ou seja, quantizado na curva aproximada de dose. O segundo faz o uso da simulação de Monte Carlo (VELASCO, 2007), para o transporte da radiação através das estruturas que formam o veículo espacial.

A ordem de magnitude dos efeitos de dose total que um componente pode suportar depende da tecnologia de fabricação e técnicas de projeto empregadas. Equipamentos CMOS

*standard* estão na faixa de 1 a 10 Krad, enquanto equipamentos CMOS projetados para suportar radiação, estão na faixa de 100 Krad a 1 Mrad (VELASCO, 2007).

**Tabela 2: Tabela de doses para 3 anos<sup>1</sup>**

Shield thickness (g/cm <sup>2</sup> )	Total (rad)
0,002	5,794E+06
0,004	5,438E+06
0,005	4,962E+06
0,027	1,686E+06
0,054	7,154E+05
0,108	2,138E+05
0,162	9,320E+04
0,216	5,676E+04
0,270	3,980E+04
0,540	1,350E+04
0,945	4,590E+03
1,215	2,686E+03
1,350	2,160E+03
1,620	1,575E+03
2,160	1,166E+03
2,430	1,068E+03
2,700	9,958E+02
2,970	9,588E+02
3,240	9,142E+02
3,510	8,586E+02
3,780	8,332E+02
4,050	8,138E+02
4,320	7,658E+02
4,590	7,398E+02
4,860	7,436E+02
5,130	6,980E+02
5,400	6,586E+02
6,000	6,402E+02
8,000	5,294E+02
10,000	4,544E+02

<sup>1</sup>Para componentes nas cabines sugere-se usar o valor equivalente a 2mm (0,54g/cm<sup>2</sup>) de proteção de alumínio. Considerando de 2 a 3 vezes a margem de projeto, a dose total é 30 krad (Si); e a dose total para materiais e componentes na superfície dos satélites é de 10<sup>7</sup> rad(Si) (sem proteção e margem de desenvolvimento).



### 3.4 EFEITO DE DESLOCAMENTO

Órbitas baixas, porém acima de 1400 km, onde está presente o cinturão de prótons, também sofrem colisão (impacto) de partículas pesadas, em especial prótons, que produzem também o deslocamento atômico do silício da estrutura cristalina do semi-condutor. Este efeito, que é familiar em situações militares (devido a nêutrons), foi até agora mais ou menos negligenciado em aplicações espaciais. Em função do incremento de novas órbitas que são localizadas no cinturão de prótons, a indústria espacial tem agora de levar em conta o deslocamento atômico por indução de choques de prótons, incluindo-o na análise de radiação. O efeito de deslocamento é medido, quantitativamente, pelas perdas de energia não ionizantes (*non ionising energy loss*, NIEL) (NICKLAW, 2003; VELASCO, 2007), em oposição à perda ionizante medida pela deposição de dose pela perda de energia por ionização do meio. (Note que o próton tem massa e carga, portanto induz a ambos os efeitos: de dose ionizante e deslocamento atômico). Ambos os efeitos são de natureza acumulativa e os danos causados nos componentes crescem com o tempo de exposição (dose acumulada).

### 3.5 EFEITOS DE ÍONS PESADOS

Quando íons pesados passam através da matéria, onde íons pesados são definidos como qualquer íon com número atômico maior ou igual a 2 (AMUSAN, 2009), eles se deslocam em linha reta (VELASCO, 2007). Os mais pesados induzem uma maior ionização localizada ao longo do caminho percorrido no semicondutor, por isso são os mais importantes nos efeitos transitórios quando as cargas liberadas são coletadas. De fato, medimos o efeito de íons pesados pela transferência de energia linear (*linear energy transfer*, LET) que é a energia ionizada que é perdida por unidade de comprimento (BARNABY, 2006). É possível calcular

transferência linear de energia (*linear energy transfer*, LET) de vários íons com diferentes energias. Para a radiação cósmica a máxima LET de interesse é da ordem de 100 MeV.cm<sup>2</sup>.mg<sup>-1</sup> (VELASCO, 2007). Quando um íon passa através de um volume ativo de um dispositivo eletrônico, deposita carga ao longo de seu percurso e a carga é coletada rapidamente pelo campo elétrico do equipamento. A associação “íon – corrente” pode induzir vários efeitos transitórios, conhecidos por SEE, tais como (FELIX, 2003, VELASCO, 2007):

SET (*single event transient*) – é um efeito transiente e, dependendo do ponto em que ocorre, pode alterar ou não o comportamento do circuito;

SEU (*single event upset*) – é um efeito que faz com que aconteça mudança de conteúdo e que afeta, principalmente, memórias;

SEL (*single event latch-up*) – é um efeito que pode destruir um componente afetando, principalmente, estruturas CMOS;

SEB (*single event burnout*) – é outro efeito destrutivo e, na sua ocorrência, o componente é danificado (queimado), afetando, principalmente, MOSFET de potência;

SEGR (*single event gate rupture*) – é potencialmente destrutivo afetando, principalmente, estruturas de dimensões sub-micrônicas;

SHE (*Single Hard Error*) – é outro efeito que também causa a destruição do componente.

Dois parâmetros são necessários para qualificar a vulnerabilidade dos equipamentos eletrônicos para íons pesados. O primeiro é o limiar de LET e o segundo é a secção de choque. Se a LET é maior que o limiar, a energia depositada pode ter um efeito de gatilhamento ao ser coletada instantaneamente pelo campo elétrico existente no dispositivo. Além disso, o equipamento tem uma secção de choque, a qual representa a probabilidade de um íon atingir uma parte sensível do componente. Quanto maior é a secção de choque, mais sensível é o dispositivo. Do ponto de vista tecnológico, todo tipo de tecnologia pode ser sensível ao evento de efeito único (*single event effect*, SEE) mas, quanto maior o volume ativo,

mais sensível é o equipamento. Esta é a razão porque a tecnologia bipolar é mais sensível que a *MOS BULK*, e a *MOS BULK* é mais sensível que a *MOS SOI* (VELASCO, 2007). O crescente uso de sistemas eletrônicos *on board* e circuitos integrados têm revolucionado a tal ponto que, hoje, a tolerância e a resposta a íons pesados são de vital importância para a escolha dos componentes.

O próprio ambiente espacial pode ser caracterizado pelo espectro de LET. A órbita geostacionária (GEO) corresponde ao limite máximo, pois somente a proteção da magnetosfera não é suficiente. Como as altitudes das órbitas decrescem, assim como a inclinação, a proteção da magnetosfera é mais e mais efetiva e o fluxo de raios cósmicos diminui. Devido a este efeito de proteção, pode haver muitas ordens de magnitude para diferentes órbitas (ECSS, 2008).


### 3.6 EFEITOS DE PRÓTONS

A primeira observação da troca de bit (*single event upset*, SEU) induzida por prótons ocorreu em 1990 (VELASCO, 2007). Assim como para o íon pesado, para prótons se pode distinguir efeitos não destrutivos, tais como SEU e efeitos destrutivos, tais como SEL e SEB. Porém, para prótons se deve distinguir também efeitos indiretos, devido à interação entre a incidência do próton e o núcleo do componente (reação nuclear de fragmentação) e efeitos diretos devido a ionização induzida por prótons em volumes sensíveis do dispositivo.


Baseado em energias críticas (limiar de LET) atualmente encontradas em componentes eletrônicos, é claro que trocas diretas são somente produzidas excepcionalmente por prótons. Pelo contrário, nas reações nucleares destas partículas com silício é possível e pode levar ao recuo do núcleo residual pesado (junto com emissão fragmentada de ondas eletromagnéticas ou fótons), ou a formação de dois íons de massa similar pela fragmentação do núcleo de silício. Estes íons secundários causam um efeito de evento único (SEE) indireto.

As três fontes principais de evento de íons pesados indiretos nos semicondutores no ambiente espacial são:

- a) Emissão de prótons por erupções solares para órbitas geoestacionárias e polares baixa;
- b) Prótons aprisionados nos cinturões de Van Allen para órbita média (*Medium Earth Orbit*, MEOs);
- c) A anomalia no atlântico sul (*South Atlantic Anomaly*, SAA, Figuras 22 e 23) para órbita terrestre baixa.



**Figura 22: Anomalia do Atlântico Sul (ANOMALIA, 2010)**



**Figura 23: Anomalia do Atlântico Sul com os cinturões de Van Allen (KATIA, 2006)**

Assim como para íons pesados, a magnetosfera oferece uma tela natural de proteção contra prótons. Seu grau de proteção depende da órbita e do período da missão. Este efeito é fraco para órbitas geoestacionárias e órbitas baixas altamente inclinadas (áreas polares), mas muito forte para órbitas baixas com pequena inclinação (latitude). Além disso, fluxo de prótons, como fluxo de íons pesados são mais fracos durante períodos de alta atividade solar, uma vez que o concomitante aumento nos campos magnéticos interplanetários acelera o espalhamento dos íons antes que atinjam a magnetosfera (VELASCO, 2007).


## 4 EFEITOS DA RADIAÇÃO NA TECNOLOGIA MOSFET

Historicamente, o principal efeito da radiação ionizante sobre dispositivos MOS é o efeito de dose total ionizante (TID) que provoca a mudança na tensão de limiar (*threshold voltage*), estendendo a curva característica  $I_xV$  e reduzindo a mobilidade da camada de inversão. Isto é causado pelo efeito eletrostático do aprisionamento de cargas e das cargas da interface de troca. Embora o efeito da radiação na tensão de limiar seja pouco significativo, é maior a preocupação com tecnologias MOS avançadas, com camadas de óxido de porta (*gate*) muito finas, podendo afetar este óxido de isolamento e, tendo como resultado, grandes correntes de fuga (GROMOV, 2007; OLDHAM, 2003; VELASCO, 2007). O aumento da corrente de fuga é um dos mais significativos efeitos de dano provocado pela radiação em estruturas MOS.


O efeito de radiação dominante nos dispositivos MOS é devido aos efeitos da dose de ionização total (TID), e não aqueles devidos a danos por deslocamento (SMITH, 2007).

O transistor MOS é um componente ativo que controla a passagem de corrente entre seus terminais de fonte e dreno. Geralmente são utilizados como chave em circuitos digitais, podendo estar aberta ou fechada, dependendo se uma tensão é fornecida ao seu terminal de entrada ou de controle, que é a porta. Por exemplo, quando uma tensão positiva suficiente é aplicada na porta em relação ao substrato de um transistor NMOS, permite a passagem de corrente; quando a tensão permanece abaixo da tensão de limiar, não existe a passagem de corrente, considerando o modelo de inversão forte (MARQUES, 2002). A tensão de limiar depende do projeto do dispositivo e dos materiais utilizados, mas seu valor geralmente está entre 10 a 20% de  $V_{DD}$  (SEDRA, 2000). O óxido que isola a porta da fonte e do dreno é um isolante normalmente feito de dióxido de silício. Os problemas aparecem quando o dispositivo é colocado em ambientes com radiação. Inicialmente ocorre a ionização do óxido pela dose absorvida. A radiação ionizante ao cruzar o dispositivo cria pares elétrons-lacunas (FELIX, 2003; FELIX, 2006; HUANG, 2004; SCHWANK, 2008). Embora inicialmente aconteça alguma recombinação, os elétrons e as lacunas dos pares elétrons-lacunas

criados se desviam, sob influência do campo elétrico induzido no óxido pela tensão na porta. Os elétrons, por possuírem alta mobilidade, são rapidamente drenados para fora do óxido, mas as lacunas, por terem uma menor mobilidade, têm uma fração aprisionada no óxido (FELIX, 2003; GROMOV, 2007; HUANG, 2004; KATIA, 2006; NICKLAW, 2003; OLDHAM, 2003; PACCAGNELLA, 2004; SCHWANK, 2008; VELASCO, 2007). A Figura 24 mostra a região do canal de um transistor MOS canal N, onde se observa a explicação recém dada. Depois de absorvida a dose de radiação, fica uma carga positiva, que tem o mesmo efeito de uma tensão positiva aplicada à porta alterando, portanto, a tensão de limiar e aumentando a corrente de fuga (FELIX, 2006; HUANG, 2004; KATIA, 2006; MA, 1989; NICKLAW, 2003; PACCAGNELLA, 2004; SCHWANK, 2008). Dependendo da dose acumulada, o dispositivo pode conduzir mesmo que não seja aplicada nenhuma tensão na porta (KATIA, 2006; SILVA, 2005; SMITH, 2007). Neste ponto, a corrente fonte-dreno do transistor não pode mais ser controlada pela porta, fazendo com que o transistor fique permanentemente ligado. A Figura 25 mostra o transistor com o apanhado de cargas positivas aprisionadas no óxido de porta e os elétrons que são atraídos por ela. Esta explicação é para transistor NMOS, o efeito no transistor PMOS é semelhante, porém o deslocamento das cargas positivas e negativas (elétrons e lacunas) no óxido é oposto.




**Figura 24: Criação dos pares elétrons-lacunas, recombinação, deslocamento e aprisionamento das lacunas na interface Si/SiO<sub>2</sub>**



**Figura 25: Carga positiva aprisionada no óxido de um transistor NMOS**

A corrente de fuga normalmente ocorre em transistores cortados, sendo definida como a corrente que flui entre dreno e fonte. A fuga acontece com a acumulação de elétrons que ocorre sob a porta, em função da carga positiva aprisionada no óxido, resultando em um caminho de corrente de portadores majoritários, em dispositivos NMOS (FELIX, 2006; HUANG, 2004; SCHWANK, 2008). Outro caminho para a corrente de fuga entre dreno e fonte se dá em função do óxido de campo (veja a Figura 26), que tem a função de isolar transistores. De forma semelhante ao anterior, acontece um aprisionamento de lacunas neste óxido isolante, atraindo elétrons para as bordas do canal (BRISSET, 1996; FACCIO, 2005; NICKLAW, 2003; SCHWANK, 2008) e, portanto, são formados caminhos (canais parasitas) em ambas as extremidades para a corrente de fuga. Estas correntes de fuga alteram o comportamento dos dispositivos MOS, induzindo a degradação de seus parâmetros (SHANEYFELT, 2004) e prejudicam o seu funcionamento. Entre os parâmetros alterados pode-se citar a margem de ruído que é reduzida (WITCZACK, 2005). Como as cargas aprisionadas são predominantemente positivas, estes efeitos (caminhos de fuga) são mais importantes para transistores NMOS (SCHWANK, 2008; WITCZACK, 2005).





**Figura 26: O caminho da corrente de fuga através do óxido de campo**

#### 4.1 VARIAÇÃO DA TENSÃO DE LIMIAR

Trata-se do efeito mais importante, pois a tensão de limiar ( $V_{th}$ ) é a tensão de porta que cria a camada de inversão (canal) para ligar o transistor. Alterações nesta tensão acabam modificando as características de operação do circuito, e podem, em função disso, impedir o seu funcionamento ou resultar em variações indesejáveis na resposta do circuito onde está inserido (KATIA, 2006; SILVA, 2005).

As cargas positivas (lacunas, buracos) presas no óxido atraem elétrons para a interface Si/SiO<sub>2</sub> (região do canal). Estes elétrons, inicialmente, fazem diminuir a concentração de cargas positivas próximo à superfície do substrato (junto a interface Si/SiO<sub>2</sub>), alterando o equilíbrio entre os portadores de carga desta região. Esta diminuição das cargas positivas torna mais fácil atingir o limiar de inversão do substrato, diminuindo a tensão de limiar do transistor NMOS (SILVA, 2005). Em dispositivos PMOS, como a dopagem das regiões do silício e a polaridade das fontes são invertidas, o efeito resultante é contrário, a tensão que deve ser aplicada para ligá-lo deve ser mais negativa, para compensar a maior quantidade de

portadores negativos (elétrons) situados no canal. Em níveis extremos de radiação, torna-se impossível ligar transistores PMOS com as tensões entregues pela alimentação do circuito, e transistores NMOS não podem mais ser desligados.

Ao mesmo tempo em que a tensão de limiar diminui com o acúmulo de dose de radiação ionizante, a corrente de fuga aumenta, porque os elétrons atraídos para a região do canal facilitam a circulação desta corrente entre dreno e fonte, uma vez que este acúmulo de elétrons inverte a camada tipo  $p$  adjacente a estas duas regiões  $n$  isoladas entre si (BARNABY, 2006). Quanto maior for o nível de radiação, maior é a carga positiva aprisionada e, portanto, maior é a quantidade de elétrons atraída para a região do canal, podendo, no extremo, criar a camada de inversão (canal), aumentando a corrente de fuga. Este efeito, para transistores NMOS, está ilustrado na Figura 25.

Nas tecnologias atuais, com menores resoluções, os transistores se tornam menos susceptíveis à radiação, em razão da melhor qualidade e menor espessura da camada de óxido (SILVA, 2005). Para a tecnologia de 0,25nm, a espessura do óxido é, tipicamente, menor que 6nm, que é menor que 2 vezes a distância aproximada para se ter uma alta probabilidade de tunelamento de elétrons (BARNABY, 2006) e, a melhor qualidade, é devida às maiores intensidades de campo elétrico que deve suportar. Desta forma, as tecnologias de menor resolução são mais resistentes à radiação do que as tecnologias mais antigas (KATIA, 2006; SILVA, 2005).

#### **4.2 O EFEITO DE DOSE NA CÉLULA DE MEMÓRIA**

Para se observar o efeito de dose na célula de memória, fez-se alterações na tensão de limiar (*threshold voltage*,  $V_{th}$ ). Estas alterações foram feitas utilizando-se a simulação de Monte Carlo, que trata a tensão de limiar de cada dispositivo (transistor) como uma variável

aleatória independente (AGARVAL, 2006, AGARVAL, 2008). Assim, em cada simulação Monte Carlo, a tensão de limiar de cada transistor é escolhida de forma aleatória, de acordo com uma distribuição Gaussiana, com os parâmetros média e desvio padrão conforme descrito a seguir.

Para se considerar o efeito da corrente de fuga, adicionou-se uma fonte de corrente entre dreno e fonte de cada transistor.


Os valores da tensão de limiar para a tecnologia de 350nm foram retirados da referência (LACOE, 1998), para ambos os transistores NMOS e PMOS e estão apresentados, em módulo, nas Tabelas 3 e 4. Para a tecnologia 130nm, os valores de  $V_{th}$  do NMOS para um desvio padrão foram retirados da referência (HAUGERUD, 2005) e estão apresentados, em módulo, na Tabela 7. Os valores de variação para  $V_{th}$  e respectivo desvio padrão para o PMOS não se obteve nesta referência mas, em função do comportamento dos transistores nas duas tecnologias serem qualitativamente iguais, foram obtidos fazendo uma relação analítica direta entre estas tecnologias. A Tabela 8 apresenta estes valores.

Os valores típicos da corrente de fuga para a tecnologia 350nm foram retirados da referência (LACOE, 1998) e estão apresentados nas Tabelas 5 e 6. Os valores de desvio padrão não foram disponibilizados. Para a tecnologia 130nm obteve-se, a partir da referência (HAUGERUD, 2005), os valores de fuga do transistor NMOS e estão apresentados na Tabela 9. Para o transistor PMOS fez-se novamente a relação entre as tecnologias, por elas serem qualitativamente iguais e a Tabela 10 apresenta estes valores.

Os valores utilizados na simulação para a tensão de limiar e corrente de fuga para as tecnologias de 130nm e 350nm são mostrados graficamente nas Figuras 27 a 34 e nas Tabelas 3 a 10 apresentadas a seguir.

**Tabela 3: Módulo dos valores do  $V_{th}$  do transistor NMOS para tecnologia 350nm**

Variação de $V_{th}$ 0.35 $\mu\text{m}$ – NMOS			
kRads	Típico(mV)	$\Delta V_{th}$ (mV)	$1\sigma$ (mV)
0	777	---	---
10	---	37,2	22,1
30	---	42,6	34,4
50	---	30,4	23,4
70	---	29,3	24,6
100	---	29,7	35,7
300	---	60,3	45,5



**Figura 27: Tensão de limiar para o transistor NMOS – 350nm**

**Tabela 4: Módulo dos valores do  $V_{th}$  do transistor PMOS para tecnologia 350nm**

Variação de $V_{th}$ 0.35 $\mu\text{m}$ – PMOS			
kRads	Típico (mV)	$\Delta V_{th}$ (mV)	$1\sigma$ (mV)
0	-607	---	---
10	---	1,5	1,61
30	---	3,6	2,02
50	---	5,6	1,61
70	---	7,9	0,81
100	---	8,0	2,82
300	---	18,7	29,80




Figura 28: Tensão de limiar para o transistor PMOS – 350nm

Tabela 5: Valores da corrente de fuga do transistor NMOS para tecnologia 350nm

Leakage 0.35 $\mu$ m – NMOS	
kRads	Típico
1	0,03pA
10	0,2pA
30	0,5pA
50	0,8Pa
70	60pA
100	10nA
300	1uA




Figura 29: Corrente de fuga para o transistor NMOS – 350nm

Tabela 6: Valores da corrente de fuga do transistor PMOS para tecnologia 350nm

Leakage 0.35 $\mu\text{m}$ – PMOS	
<b>kRads</b>	<b>Típico</b>
1	1pA
10	10pA
30	20pA
50	30pA
70	50pA
100	55pA
300	70pA




Figura 30: Corrente de fuga para o transistor PMOS – 350nm

Tabela 7: Módulo dos valores do  $V_{th}$  do transistor NMOS para tecnologia 130nm

Variação de $V_{th}$ 0.13 $\mu\text{m}$ NMOS			
<b>kRads</b>	<b>Típico (mV)</b>	<b><math>\Delta V_{th}</math>(mV)</b>	<b><math>1\sigma</math> (mV)</b>
0	388	---	---
10	---	0,5	0,30
30	---	0,7	0,57
50	---	0,9	0,69
70	---	1,0	0,84
100	---	0,8	0,96
300	---	0,9	0,66




Figura 31: Tensão de limiar para o transistor NMOS – 130nm

Tabela 8: Módulo dos valores do  $V_{th}$  do transistor PMOS para tecnologia 130nm

Variação de $V_{th}$ 0.13 $\mu$ m PMOS			
kRads	Típico (mV)	$\Delta V_{th}$ (mV)	$1\sigma$ (mV)
0	-337	---	---
10	---	0,8	0,91
30	---	2,0	1,12
50	---	3,1	0,90
70	---	4,4	0,44
100	---	4,5	1,57
300	---	10,4	16,50




Figura 32: Tensão de limiar para o transistor PMOS – 130nm

Tabela 9: Valores da corrente de fuga do transistor NMOS para tecnologia 130nm

	Leakage 0.13 $\mu\text{m}$ – NMOS -
<b>kRads</b>	<b>Típico (pA)</b>
1	0,7
10	0,7
30	0,7
50	0,7
70	20
100	4000
300	3000





Figura 33: Corrente de fuga para o transistor NMOS – 130nm

Tabela 10: Valores da corrente de fuga do transistor PMOS para tecnologia 130nm

	Leakage 0.13 $\mu\text{m}$ – PMOS -
<b>kRads</b>	<b>Típico (pA)</b>
1	23,3
10	23,3
30	23,3
50	23,3
70	38,8
100	42,7
300	54,3





**Figura 34: Corrente de fuga para o transistor PMOS – 130nm**

Para se verificar os efeitos de dose total e corrente de fuga na célula SRAM, mediu-se os tempos de atraso de escrita, a margem de ruído de leitura (*read noise margin*, RNM) e o consumo para cada um dos valores de radiação das Tabelas.

### 4.3 O PROCESSO DE SIMULAÇÃO

Inicialmente será apresentado o processo para se obter o valor da margem de ruído de leitura (RNM). Para obter a RNM foi feito um programa (*netlist*) que foi executado com o HSPICE. Este *netlist* utiliza a simulação de Monte Carlo que trata a tensão de limiar ( $V_{th}$ ) de cada transistor como uma variável aleatória independente, retirando os valores da função transferência, através de uma análise DC, onde se variou o sinal de entrada entre 0V (zero) e  $V_{DD}$ . A simulação DC é feita para cada inversor da célula de memória juntamente com seu respectivo transistor de passagem, estando o mesmo ativado para simular uma operação de leitura. Para fazer a operação de leitura foram pré-carregadas as linhas B e BNOT com  $V_{DD}$  e foi ativada a linha WL colocando-se um nível lógico alto na mesma. Após isso, executou-se o

algoritmo (baseado na referência (AGARVAL, 2006)) para o cálculo da margem de ruído de leitura, o qual utiliza os valores da função de transferência de cada inversor.

Inicialmente será apresentada a sequência de desenvolvimento da referência (AGARVAL, 2006) e após, serão apresentados os algoritmos que foram desenvolvidos baseados nesta referência.

É importante lembrar que se tem um *latch* formado por dois inversores, onde a saída de cada um deles é aplicada na entrada do outro, como está indicado na Figura 35 e nas equações 1 e 2.




Figura 35: *Latch* indicando os sinais  $V_R$  e  $V_L$

$$V_R = f(V_L) \quad (1)$$

$$V_L = g(V_R) \quad (2)$$

Onde  $f(V_L)$  representa a função de transferência do inversor da direita e  $g(V_R)$  representa a função de transferência do inversor da esquerda.

O algoritmo preenche dois vetores ( $d_l$  e  $d_r$ ) com o cálculo da derivada em cada ponto, das funções de transferências obtidas com a simulação, para as duas funções e, a seguir, soluciona as Equações 3 e 4 que representam o ganho de laço.

$$ganho\_de\_loop(V_L) = \frac{\partial f}{\partial V_L} \cdot \frac{\partial g}{\partial V_R} \Big|_{V_R=f(V_L)} \quad (3)$$

$$ganho\_de\_loop(V_R) = \frac{\partial f}{\partial V_L} \Big|_{V_L=g(V_R)} \cdot \frac{\partial g}{\partial V_R} \quad (4)$$

Onde  $\frac{\partial f}{\partial V_L}$  e  $\frac{\partial g}{\partial V_R}$  são as derivadas das funções de transferências dos inversores da direita e esquerda, respectivamente.

O objetivo de se fazer este cálculo é descobrir o ponto metaestável, que é o ponto onde o ganho de laço tem o valor 1. Neste ponto se obtêm os valores denominados de  $V_{L(\text{flip})}$  para o inversor da esquerda e  $V_{R(\text{flip})}$  para o inversor da direita. Para valores de ganho de laço menores que 1 a célula de memória é estável, para valores maiores que 1 não é estável (AGARVAL, 2006).

Para o cálculo de  $V_{L(\text{flip})}$  a lógica feita é, basicamente, multiplicar o primeiro dado do vetor  $dr$  pelos dados do vetor  $dl$ , começando pelo primeiro, segundo e assim sucessivamente, onde  $dr$  e  $dl$  representam as derivadas das funções de transferência dos inversores da direita e esquerda. Enquanto este produto for menor que 1, o processo é repetido, ou seja, será multiplicado até o último valor do vetor  $dl$ . Se nesta primeira iteração não se obtiver o valor 1 repete-se o processo com o segundo valor de  $dr$ . Este processo se repetirá até se obter como resultado do produto o valor 1. Para o cálculo de  $V_{R(\text{flip})}$  utiliza-se o mesmo processo invertendo-se os vetores.

Com os valores de  $V_{L(\text{flip})}$  e  $V_{R(\text{flip})}$  o algoritmo faz uma busca, nos vetores das funções de transferência e de entrada, dos valores de  $g(f(V_{L(\text{flip})}))$  e  $f(g(V_{R(\text{flip})}))$ , podendo, desta forma, calcular as margens de ruído dos inversores através das expressões 5 e 6.


$$NM_L = V_{L(\text{flip})} - g(f(V_{L(\text{flip})})) \quad (5)$$

$$NM_R = f(g(V_{R(\text{flip})})) - V_{R(\text{flip})} \quad (6)$$


Onde  $NM_L$  representa a margem de ruído do inversor da esquerda e  $NM_R$  representa a margem de ruído do inversor da direita. A margem de ruído será o menor valor obtido entre os dois anteriores (AGARVAL, 2006). A seguir serão mostrados os fluxogramas (ver Figuras

36, 37 e 38) e, no Apêndice, tem-se um exemplo numérico com o objetivo de deixar mais claro o funcionamento do algoritmo explicado aqui. Neste exemplo é mostrado passo a passo como se obtém os valores de  $g(f(V_{L(\text{flip})}))$  e  $f(g(V_{R(\text{flip})}))$ .

Inicialmente será apresentado na Figura 36 o fluxograma com a estrutura geral do sistema e, após, tem-se os fluxogramas detalhados.




**Figura 36: Algoritmo da estrutura geral do sistema**



**Figura 37: Algoritmo para o cálculo dos vetores de derivadas das funções de transferências**

Onde  $dr$  representa o vetor derivada da função de transferência da direita;  $dl$  representa o vetor derivada da função de transferência da esquerda;  $vr$  e  $vl$  representam os vetores das funções de transferência direita e esquerda;  $vi$  representa o vetor de entrada.




**Figura 38: Algoritmo para o cálculo da margem de ruído do inversor da esquerda**


Onde  $cr$  e  $cl$  representam contadores (indexadores) para os vetores de derivada das funções de transferências;  $g\_laco$  representa o ganho de laço;  $mrl$  representa a margem de ruído do inversor da esquerda.

A função IV que calcula a margem de ruído do inversor da direita (*mrr*) é semelhante à função III mudando, basicamente, a ordem dos vetores derivada e dos contadores, portanto será omitida e, a função V, pela sua simplicidade, também será omitida.

Para verificar o tempo de atraso de escrita fez-se outro *netlist*. Semelhantemente ao anterior, este *netlist* também utiliza a simulação de Monte Carlo que trata a tensão de limiar ( $V_{th}$ ) de cada transistor como uma variável aleatória independente e, para se fazer esta simulação, foram aplicados sinais mostrados na Figura 39 nas linhas B, BNOT e WL. Os sinais Q e QN mostram as saídas da célula de memória. As formas de onda desta figura são para a tecnologia 350nm com nível de radiação de 300krads. Observando a Figura 39, nota-se que se simulam todas as condições possíveis de escrita de um dado, níveis lógicos baixo e alto. Este *netlist* faz uma análise de transiente, através da qual foram medidos os tempos médios nas bordas de subida e descida do sinal da saída Q, relacionando com o sinal de ativação (entrada) WL. A diferença entre estes tempos nos fornece os tempos de atraso de escrita (SEDRA, 2000) de subida e descida e a média deles é o tempo de atraso médio de escrita. A Figura 40 apresenta um *zoom* da saída Q onde podemos observar várias curvas pois foram feitas 10.000 iterações com a simulação de Monte Carlo.




**Figura 39: Sinais de entrada WL, B e BNOT e saída Q e QN, para simulação de escrita da SRAM na tecnologia 350nm com valores de radiação de 300krads**



**Figura 40: Zoom da saída Q**



A Figura 41 apresenta o circuito da memória para as duas tecnologias (130nm e 350nm) com os valores de W e L dos transistores e da alimentação ( $V_{DD}$ ).



**Figura 41:** Células de memória com as dimensões utilizadas nas tecnologias 130nm e 350nm

#### 4.4 RESULTADOS DA SIMULAÇÃO ELÉTRICA

Nas Tabelas 11 e 12 são mostrados os resultados das simulações. Na Tabela 11, tem-se o tempo de atraso de escrita médio e o desvio padrão. Na Tabela 12 tem-se a margem de ruído de leitura média (RNM média), o desvio padrão para a RNM e o consumo da célula. Estes valores foram obtidos a partir dos dados de entrada retirados nas referências (HAUGERUD, 2005) e (LACOE, 1998).


**Tabela 11: Tempo de atraso de escrita**

Tecnologia	Tempo de atraso de escrita médio (ns)		Desvio padrão	
	130nm	350nm	130nm	350nm
Sem radiação	0,01860410	0,07750	0,00000082	0,00035
10krads	0,01859465	0,07690	0,00000190	0,00037
30krads	0,01858892	0,06869	0,00000318	0,00042
50krads	0,01858331	0,06916	0,00000365	0,00029
70krads	0,01857906	0,06920	0,00000423	0,00031
100krads	0,01858162	0,06917	0,00000516	0,00044
300krads	0,01856775	0,06752	0,00000211	0,00054

**Tabela 12: Margem de ruído de leitura e consumo**


Tecnologia	RNM (V)		Desvio padrão (RNM)		Consumo (W)	
	130nm	350nm	130nm	350nm	130nm	350nm
Sem radiação	0,25152	0,6711	0,00113	0,0068	29n	57p
10krads	0,25604	0,6583	0,00208	0,0074	29n	85p
30krads	0,26558	0,6454	0,00257	0,0213	29n	116p
50krads	0,27535	0,6637	0,00202	0,0081	29n	146p
70krads	0,28640	0,6637	0,00098	0,0089	29n	384p
100krads	0,28549	0,6568	0,00349	0,0225	35n	30n
300krads	0,31131	0,6199	0,03198	0,0513	33n	3u

Observando os resultados do tempo de atraso de escrita (Tabela 11), inicialmente considerando a tecnologia de 130nm, a maior diferença percentual nos valores médios de atraso de escrita, que ocorre em 300krads, é de 0,393%. A Figura 42 mostra de forma gráfica o resultado da simulação para o tempo de atraso de escrita em 130nm. Observando-se nesta figura, além do atraso médio, o desvio padrão, vê-se que estas diferenças são desprezíveis.



**Figura 42: Atraso médio de escrita – 130nm**


Observando a tecnologia de 350nm, a maior diferença percentual, considerando os valores médios, é de 12.9% e ocorre em 300krads. A Figura 43 apresenta o resultado graficamente. Observando-se a Figura 43 vê-se que há uma diminuição maior no tempo de atraso entre 10krads e 30krads, mantendo-se praticamente constante até 100krads (ver desvio padrão). Entre 100krads e 300krads novamente ocorre uma diminuição no tempo de atraso. Este comportamento faz com que a célula fique um pouco mais rápida a partir de 30krads em relação a 10krads e em 300krads em relação a 100krads, embora neste segundo caso a diferença seja menor.



**Figura 43: Atraso médio de escrita – 350nm**


Os valores observados nos tempos de atraso mostram variações desprezíveis na tecnologia de 130nm e, mesmo com as alterações que podem ser maiores na tecnologia de 350nm, observa-se que as células continuariam a funcionar.

Observando os resultados da margem de ruído de leitura (RNM, Tabela 12), inicialmente para a tecnologia de 130nm, tem-se uma diferença percentual de 23,8% no valor médio, quando o nível de radiação atinge 300krads. Esta diferença percentual pode cair para até 10,5% ao considerarmos o desvio padrão. A Figura 44 apresenta estes valores de forma gráfica.




**Figura 44: Margem de ruído de leitura – 130nm**

A RNM na tecnologia de 350nm mostra pouca variação no valor médio até 100krads, tendo maior degradação no valor médio em 300krads. A Figura 45 mostra graficamente a variação do valor médio da RNM para a tecnologia de 350nm. Ao ser considerado o desvio padrão, para o pior caso, pode se ter uma degradação relevante e, para o melhor caso, uma degradação desprezível.




**Figura 45: Margem de ruído de leitura – 350nm**

O consumo de energia é um fator muito importante na análise da memória exposta à radiação ionizante. Analisando primeiro a tecnologia de 130nm (ver Figura 46), observa-se que até 70krads os valores médios são iguais, mas nos níveis de radiação ionizante de 100krads e 300krads têm-se aumentos significativos de 20,7% e 13,8%, respectivamente.



**Figura 46: Consumo na tecnologia 130nm**

Na tecnologia de 350nm, vê-se que o consumo vai crescendo a cada nível maior de radiação, começando em 57pW e atingindo o valor de 3 $\mu$ W em 300krads (ver Figura 47). Se tivermos uma memória de 1Mbit num ambiente com este nível de radiação, ter-se-ia um consumo de 3,15W somente para as células de memória, sem contar os circuitos adicionais, amplificadores sensor, decodificadores entre outros, e os circuitos da aplicação na qual esta memória faz parte.




**Figura 47: Consumo na tecnologia 350nm**

A Figura 48, feita com o auxílio do MATLAB, mostra a margem de ruído de leitura (RNM) para um conjunto de valores obtidos numa simulação de Monte Carlo. São valores da tecnologia 350nm submetidos à radiação de 300k. Na Figura 48 se podem observar alguns itens explicados no Capítulo 2.6, entre eles tem-se:

a) A tensão, quando se tem nível baixo, que deveria ser 0 V, em função do divisor de tensão entre o transistor de passagem e o transistor NMOS do circuito inversor é de, aproximadamente, 0,5 V;

b) Este valor fez a curva espelhada (observando o eixo  $V_i$ ) começar num valor maior que zero, fazendo com que a margem de ruído no momento da leitura fique menor em relação à margem de ruído estática.



**Figura 48:** Margem de ruído de leitura obtida numa das simulações

#### 4.5 DISCUSSÃO DOS RESULTADOS

Com a análise das Tabelas 11 e 12 vê-se que a tecnologia de 130nm tem uma melhor resposta à TID que a tecnologia 350nm, sendo que a maior diferença ocorre no consumo, onde se pode observar que a tecnologia mais antiga tem variações mais acentuadas (FACCIO, 2005). Estudos experimentais já haviam comprovado que tecnologias mais atuais são mais resistentes a efeitos de dose total ionizante em comparações feitas com tecnologias mais antigas em relação à tecnologia de 130nm (FACCIO, 2005; RE, 2007). Também se observa que a célula de memória, na tecnologia de 130nm, continuaria a funcionar até 300krads. Esta conclusão é coerente com a conclusão da referência (YAO, 2008), onde uma memória SRAM de 1,2Mbit, na tecnologia de 90nm foi exposta a radiação de cobalto  $\text{Co}^{60}$  e continuava a funcionar para valores de radiação acima de 1Mrad, embora tenha aumentado o consumo.

O maior problema está na tecnologia 350nm quando exposta a uma radiação de 300Krad, onde o aumento do consumo é muito grande. Este alto valor de consumo ( $3\mu\text{W}$ ) tornaria seu uso problemático, ou até impossível, em sistemas localizados em ambientes onde se pode atingir esta dose acumulada, pois a potência consumida em aplicações móveis (por exemplo satélites) é, hoje, uma das principais preocupações (NIRSCHL, 2004).



## 5 CONCLUSÕES

O processo de análise do efeito de dose total apresentado nesta dissertação, embora tenha sido feito para as tecnologias 350nm e 130nm, é um método geral, podendo ser utilizado em outras tecnologias. As alterações que deverão ser feitas correspondem aos valores da tensão de limiar e corrente de fuga, que os vários níveis de radiação provocam nesta nova tecnologia, além do redimensionamento dos transistores que compõem a célula de memória.

Os resultados obtidos se mostraram coerentes com resultados já conhecidos na literatura, mostrando que este processo pode ser utilizado para estimar o comportamento de uma célula de memória em relação aos efeitos da TID. Este processo é mais rápido e mais barato em relação ao processo de irradiação, onde o circuito é exposto a uma fonte de radiação. Com este processo um projetista pode simular memórias de várias tecnologias e fabricantes, a partir de dados fornecidos por eles e, em função dos resultados, decidir qual ou quais serão expostas a radiação. Desse modo só algumas memórias sofreriam a irradiação, com isto os custos seriam diminuídos.

A seguir far-se-á algumas sugestões para trabalhos futuros.

Os autores da referência (YAO, 2008) escrevem que os fabricantes têm definições de células de memória com dimensões menores que as normais, não seguindo as regras tradicionais para este dimensionamento. Sugere-se fazer simulações diminuindo as dimensões dos transistores, verificando até que ponto esta diminuição é possível de forma a manter um desempenho razoável.

Outra sugestão importante seria incluir os circuitos de equalização e pré-escala e do amplificador sensor, repetindo as simulações e, inclusive, fazer a simulação de tempo de atraso de leitura.

A frequência utilizada para simulações de tempo de atraso de escrita foi de 500MHz, sendo importante repetir as simulações para frequências mais baixas, verificando se os resultados seguem coerentes.

## REFERÊNCIAS

- AGARVAL, Kanak; NASSIF, Sani. Statistical analysis of SRAM cell stability. In: ACM/IEEE DESIGN AUTOMATION CONFERENCE, 43., 2006, San Francisco. **Proceedings...** San Francisco: ACM, 2006. v. 1, p. 57–62.
- AGARVAL, Kanak; NASSIF, Sani. The impact of random device variation on SRAM cell stability in sub-90-nm CMOS technologies. **IEEE Transactions on Very Large Scale Integration (VLSI) Systems**, San Francisco, v. 16, n. 1, p.86-97, Jan. 2008.
- AMUSAN, Oluwole Ayodele. **Effects of single-event-induced charge sharing insub-100nm BULK CMOS technologies**. 2009. 102 f. Tese (Doutorado) - Faculty of the Graduate School of Vanderbilt University, Nashville, Tennessee, 2009.
- ANOMALIA do Atlântico Sul. Disponível em: <<http://www.ceticismoaberto.com/news/?p=1053>>. Acesso em: 06 fev.2010.
- APOLO11.COM. **Satélite registra erupções solares de grande intensidade**. Disponível em: <[http://www.apolo11.com/imagens\\_de\\_satelite.php?posic=dat\\_20031102-210407.inc](http://www.apolo11.com/imagens_de_satelite.php?posic=dat_20031102-210407.inc)>. Acesso em: 05 fev. 2010.
- BALASUBRAMANIAN, Anupama et al. Implications of dopant-fluctuation-induced  $V_t$  variations on the radiation hardness of deep submicrometer CMOS SRAMs. **IEEE Transactions on Device and Materials Reliability**, [S. l.], v. 8, n. 1, p.135-144, Mar. 2008.
- BARNABY, H. J. Total-ionizing-dose effects in modern CMOS technologies. **IEEE Transactions on Nuclear Science**, Snowmass Village, v. 53, n. 6, p. 3103-3121, Dec. 2006.
- BHAVNAGARWALA, Azeez J.; TANG, Xinghai; MEINDL, James D. The impact of intrinsic device fluctuations in CMOS SRAM cell stability. **IEEE Journal of Solid-State Circuits**, [S. l.], v. 36, n. 4, p.658-665, Apr. 2001.
- BRISSET, C. et al. Two-dimensional simulation of total dose effects on NMOSFET with lateral parasitic transistor. **IEEE Transaction on Nuclear Science**, Indian Wells, v. 43, n. 6, p. 2651-2658, Dec. 1996.
- CALHOUN, Benton H.; CHANDRAKASAN, Anantha. Analyzing static noise margin for sub-threshold SRAM in 65nm CMOS. In: IEEE EUROPEAN SOLID STATE CIRCUITS CONFERENCE (ESSCIRC), 2005, [S. l.]. **Proceedings...** [S. l.], 2005. p. 363-366.

CINTURÃO de Van Allen. Disponível em:  
<<http://geocities.ws/saladefisica5/leituras/vanallen.html>>. Acesso em: 05 fev. 2010.

EUROPEAN COOPERATION FOR SPACE STANDARDIZATION. **ECSS-10-12A Draft 0.20**: space engineering: methods for calculation of radiation received and its effects and a policy for design margins. Disponível em:  
<<http://www.ecss.nl/forums/ecss/dispatch.cgi/home/showFile/100697/d20080414114318/No/ECSS-E-10-12A%20v0.20Standard.pdf>>. Acesso em: Jul. 2010.

ERUPÇÃO solar. Disponível em:  
<<http://orbita.starmedia.com/planetabr/orbita/reporter/notici4.gif>>. Acesso em: 05 fev. 2010.

FACCIO, Federico; CERVELLI, Giovanni. Radiation-induced effects in deep submicron CMOS transistor. **IEEE Transactions on Nuclear Science**, [S. l.], v. 52, n. 6, p.2413-2420, Dec. 2005.

FELIX, James Andrew. **The radiation response and long term reliability of high-k gate dielectrics**. 2003. 64 f. Tese (Doutorado) - Faculty of the Graduate School of Vanderbilt University, Nashville, Tennessee, 2003.

FELIX, J. A. et al. The effects of radiation and charge trapping on the reliability of alternative gate dielectrics. In: GUSEV, Evgeni (Ed.). **Defects in high-k gate dielectric stacks**. Dordrecht: Springer, 2006. p.299-321.

GROMOV, Vladimir et al. A radiation hard bandgap reference circuit in a standard 0.13 $\mu$ m CMOS Technology. **IEEE Transactions on Nuclear Science**, [S. l.], v. 54, n. 6, p.2727-2733, Dec. 2007.

HAUGERUD, Becca M. et al. The impact of substrate bias on proton damage in 130 nm CMOS technology. In: IEEE RADIATION EFFECTS DATA WORKSHOP, 2005, Seattle. **Proceedings...** Seattle, 2005. p.117-121.

HORST, Johannes Van Der. Radiation tolerant implementation of a LEON processor for space applications. 2005. Disponível em:  
< [http://students.ee.sun.ac.za/~jvdh/docs/rad\\_tol\\_leon\\_lit.pdf](http://students.ee.sun.ac.za/~jvdh/docs/rad_tol_leon_lit.pdf) >. Acesso em: 15 out. 2009.

HSPICE: quick reference guide. September 2003. Disponível em:  
< [http://www.seas.harvard.edu/courses/es154/hspice\\_quick\\_ref.pdf](http://www.seas.harvard.edu/courses/es154/hspice_quick_ref.pdf) >. Acesso em: 06 jun. 2009.

HUANG, X. et al. Compact modeling of environmentally induced radiation effects on electrical devices. **IEEE Aerospace Conference Proceedings**, Big Sky, v. 4, p. 2597-2607, Mar. 2004.

KIME, Charles R. **Digital circuit simulation using HSPICE**. Madison: Dept. of Electrical and Computer Engineering, University of Wisconsin, 1998.

LACOE, R. C. et al. Total-dose radiation tolerance of a commercial 0.35  $\mu\text{m}$  CMOS process. In: IEEE RADIATION EFFECTS DATA WORKSHOP, 1998, Newport Beach. **Proceedings...** Newport Beach, 1998. p.104-110.

LEITE, Franco Ripoll. **Estudo e implementação de um microcontrolador tolerante à radiação**. 2009. 73 f. Dissertação (Mestrado) – Escola de Engenharia, Universidade Federal do Rio Grande do Sul, Porto Alegre, 2009.

LI, Xiaojun et al. SRAM circuit-failure modeling and reliability simulation with SPICE. **IEEE Transactions on Device and Materials Reliability**, [S. l.], v. 6, n. 2, p.235-246, June 2006.

LIMA, Alessandro de Souza. **Células SRAM de ultra baixa tensão com polarização de substrato**. 2008. 93 f. Dissertação (Mestrado) - Universidade Federal de Santa Catarina, Florianópolis , 2008.

LIMA, Kátia Goretti de. **Estruturas APS resistentes à radiação para aplicações espaciais**. 2006. 105 f. Dissertação (Mestrado) - Universidade Federal do Rio de Janeiro, Rio de Janeiro, 2006.

LIU, Zhiyu; KURSUN, Volkan. High read stability and low leakage cache memory cell. In: IEEE INTERNATIONAL SYMPOSIUM ON CIRCUITS AND SYSTEMS, 2007, New Orleans. **Proceedings...** New Orleans, 2007. p.2774-2777.

MA, T. P.; DRESSENDORFER, P. V. **Ionizing radiation effects in MOS devices and circuits**. New York: John Wiley & Sons, 1989.

MAGNETOSFERA terrestre. Disponível em:

<[http://www.apolo11.com/spacenews.php?posic=dat\\_20081218-101028.inc](http://www.apolo11.com/spacenews.php?posic=dat_20081218-101028.inc)>. Acesso em: 06 fev. 2010.

MARQUES, L. C. C. **Técnica de MOSFET chaveado para filtros programáveis operando à baixa tensão de alimentação.** 2002. 123 f. Tese (Doutorado) – Universidade Federal de Santa Catarina, Florianópolis, 2002.

NICKLAW, Christopher J. **Multi-level modeling total ionizing dose in a SiO<sub>2</sub>:** first principles to circuits. 2003. 153 f. Tese (Doutorado) - Faculty of the Graduate School of Vanderbilt University, Nashville, Tennessee, 2003.

NIRSCHL, Thomas et al. The tunneling field effect transistor (TFET) used in a single-event-upset (SEU) insensitive 6 transistor SRAM cell in ultra-low voltage applications. In: IEEE CONFERENCE ON NANOTECHNOLOGY, 4., 2004, Munich. **Proceedings...** Munich: Germany, 2004. p.402-404.

OLDHAM, T. R.; MCLEAN, F. B. Total ionizing dose effects in MOS oxides and devices. **IEEE Transaction on Nuclear Science**, Piscataway, v. 50, n. 3, p.483-499, June 2003.

PACCAGNELLA, Alessandro; CESTER, Andrea; CELLERE, Giorgio. **Ionizing radiation effects on MOSFET thin and ultra-thin gate oxides.** In: IEEE - INTERNATIONAL ELECTRON DEVICES MEETING, (IEDM 2004), 2004, San Francisco. Proceedings... San Francisco, 2004. p. 473-476.

PORTAL SÃO FRANCISCO. **Física nuclear.** Disponível em: <<http://www.colegiosaofrancisco.com.br/alfa/fisica-nuclear/fisica-nuclear.php>>. Acesso em: 05 fev. 2010.

RABAEY, Jan M.; CHANDRAKASAN, Anantha; NIKOLIC, Borivoje. **Digital integrated circuits.** 2. ed. New Jersey: Prentice Hall, 2003.

RAIOS cósmicos. Disponível em: <[http://www.apolo11.com/spacenews.php?posic=dat\\_20071109-091854.inc](http://www.apolo11.com/spacenews.php?posic=dat_20071109-091854.inc)>. Acesso em: 06 fev. 2010.

RE, Valerio et al. Impact of lateral isolation oxides on radiation-induced noise degradation in CMOS technologies in the 100-nm regime. **IEEE Transactions on Nuclear Science**, [S. l.], v. 54, n. 6, p.2218-2226, Dec. 2007.

SCHWANK, James R. et al. Radiation effects in MOS oxides. **IEEE transactions on Nuclear Science**, [S. l.], v. 55, n. 4, p. 1833-1853, Aug. 2008.

SEDRA, Adel S.; SMITH, Kenneth C. **Microeletrônica** 4. ed. São Paulo: Pearson Makron Books, 2000.

SEEVINK, Evert; LIST J. Frans; LOHSTROH, Jan. Static-noise margin analysis of MOS SRAM cells. **IEEE Journal of Solid-State Circuits**, [S. l.], v. sc-22, n. 5, p.748-754, Oct. 1987.

SHANEYFELT, Marty R. et al. Identification of radiation-induced parasitic leakage paths using light emission microscopy. **IEEE Transaction on Nuclear Science**, Noordwijk, v. 51, n. 5, p.2782-2786, Oct. 2004.

SILVA, Vitor Cesar Dias da. **Estruturas CMOS resistentes à radiação utilizando processos de fabricação convencionais**. 2004. 200 f. Dissertação (Mestrado) - Instituto Militar de Engenharia, Rio de Janeiro, 2004.

SMITH, Farouk. **Total ionizing dose mitigation by means of reconfigurable FPGA computing**. 2007. 196 f. Tese (Doutorado) - University of Stellenbosh, Stellenbosh, 2007.

VELASCO, Raul; FOULIAT, Pascal; REIS, Ricardo. **Radiation effects on embedded System**. Porto Alegre: Springer, 2007.

VENTO solar. Disponível em:

<[http://sites.google.com/site/anomaliamagneticabrasileira/\\_/rsrc/1240494234083/Home/VentoSolarVoyager-full.jpg](http://sites.google.com/site/anomaliamagneticabrasileira/_/rsrc/1240494234083/Home/VentoSolarVoyager-full.jpg)>. Acesso em: 05 fev. 2010.

WANG, Fan. **Soft error rate determination for nanometer CMOS VLSI circuits**. 2008. 95 f. Dissertação (Mestrado) - Graduate Faculty of Auburn University, Auburn, Alabama, 2008.

WIKIPÉDIA. **Erupção solar**. Disponível em:

<[http://pt.wikipedia.org/wiki/Erup%C3%A7%C3%A3o\\_solar](http://pt.wikipedia.org/wiki/Erup%C3%A7%C3%A3o_solar)>. Acesso em: 05 fev. 2010.

WIRTH, G. I.; VIEIRA, M. G.; KASTERMIDT, F. G. Lima. Accurate and computer efficient modeling of single event transients in CMOS circuits. **IET Circuits Devices Systems**, [S. l.], v. 1, n. 2, p. 137-142, Apr. 2007.

WIRTH, Gilson I. et al. Modeling the sensitivity of CMOS circuits to radiation induced single event transients. **Microelectronics Reliability**, [S. l.], v. 48, n. 1, p. 29-36, Jan. 2008.

WITCZACK, Steven C. et al. Dose-rate sensitivity of modern nMOSFETs. **IEEE transaction on Nuclear Science**, [S. l.], v. 52, n. 6, p.2602-2608, Dec. 2005.

YAO, Xiaoyin et al. The impact of total ionizing dose on unhardened SRAM cell margin. **IEEE Transactions on Nuclear Science**, [S. l.], v. 55, n. 6, p.3280-3287, Dec. 2008.



## APÊNDICE:

Exemplo para o cálculo da RNM

## APÊNDICE: EXEMPLO PARA O CÁLCULO DA RNM

Para uma melhor compreensão do funcionamento do algoritmo, é apresentado este trecho de programa, escrito na linguagem PERL, o qual mostrará os valores dos vetores  $d_l$  e  $d_r$  e o produto deles, para valores entre 0,95 e 1,05. Com estes vetores e os vetores de entrada e das funções de transferência dos inversores, será feito todo o processo para se obter os valores para o cálculo da RNM. Neste exemplo, que utiliza a tecnologia  $0,35\mu\text{m}$ , o passo utilizado para se obter as funções de transferência foi de 1mV.

```
# *** etapa para obter o valor de VL_flip ***
my $ir=0;
do {
    $ir++;
    my $il=1;
    my $l_p = $dl[$il] * $dr[$ir];
    print "iteracao nro $ir\n";
    for ($il=1; $il<@x-1; $il++) {
        $l_p = $dl[$il] * $dr[$ir];
        if (($l_p > 0.95) && ($l_p<1.05)) {
            print "ganho_l= dl($il)*dr($ir)\t --> $l_p = $dl[$il]*$dr[$ir]\n";
        }
    }
} while ($ir < @x-1);
print "*** fim da primeira etapa ***\n";
# *** etapa para obter o valor de VR_flip ***
my $il=0;
do {
    $il++;
    my $ir=1;
    my $l_p = $dl[$il] * $dr[$ir];
    print "iteracao nro $il\n";
    for ($ir=1; $ir<@x-1; $ir++) {
        $l_p = $dl[$il] * $dr[$ir];
        if (($l_p > 0.95) && ($l_p<1.05)) {
            print "ganho_l= dl($il)*dr($ir)\t --> $l_p = $dl[$il]*$dr[$ir]\n";
        }
    }
} while ($il < @x-1);
```

As explicações dadas a seguir serão para a primeira etapa, onde será obtido o valor de  $V_{L\_FLIP}$ . Observa-se que o processo para se obter  $V_{R\_FLIP}$  é semelhante.

Para obter o valor de  $V_{L\_FLIP}$  é feito o produto do primeiro valor do vetor  $d_r$  pelo vetor  $d_l$ , do primeiro valor até o último e, sempre que o resultado estiver entre os limites de 0,95 e 1,05 ele irá imprimir as posições correspondentes aos vetores  $d_l$  e  $d_r$ , e após, o ganho e os conteúdos das posições. Deve também ser observado que será impressa a posição do vetor  $d_r$  que está sendo executada (iteração nro X). A seguir serão reproduzidos alguns trechos do arquivo de saída e dos vetores de entrada, das funções de transferência e dos vetores  $d_l$  e  $d_r$  com algumas explicações para que se possa entender o algoritmo. Os valores mostrados estão com toda a precisão apresentada pelo programa.

iteracao nro 1  
 iteracao nro 2  
 iteracao nro 3  
 iteracao nro 4  
 iteracao nro 5

...

iteracao nro 669

ganho\_l= dl(1155)\*dr(669)--> 0.97000000000021 = -9.700000000001\*-0.1000000000002

ganho\_l= dl(1156)\*dr(669)--> 1.02000000000020 = -10.199999999998\*-0.10000000000021

iteracao nro 670

iteracao nro 671

...

É importante observar que somente com a posição 669 do vetor dr e 1155 do vetor dl, obteve-se o primeiro valor dentro do limite estipulado, mas com um ganho de laço de 0,97 ainda muito distante de 1. Em outros pontos foram apresentados outros valores, mas ainda estavam distantes do objetivo. A seguir será apresentada a faixa de valores em que o ganho já está num valor aceitável, pois nem sempre se obtém o valor exato, porque depende do número de pontos utilizados para obter a função de transferência.

...

iteracao nro 762

ganho\_l= dl(1129)\*dr(762)--> 0.960000000000007 = -4.80000000000008\*-0.199999999999999

ganho\_l= dl(1130)\*dr(762)--> 0.959999999999976 = -4.79999999999993\*-0.199999999999999

ganho\_l= dl(1131)\*dr(762)--> 0.999999999999975 = -4.99999999999993\*-0.199999999999999

ganho\_l= dl(1132)\*dr(762)--> 0.999999999999997 = -5.00000000000004\*-0.199999999999999

ganho\_l= dl(1133)\*dr(762)--> 1.039999999999997 = -5.20000000000004\*-0.199999999999999

...

O primeiro ponto em que se tem um ganho de laço praticamente igual a 1 ocorre para as posições de dl igual a 1131 e dr igual a 762. Como a entrada foi feita com variações de 1mV, o valor de  $V_{L\_FLIP}$  correspondente ao valor de entrada da posição 1131 é 1,131mV. Com o valor de vl\_flip se obtém f\_vl\_flip no trecho da tabela abaixo, onde as colunas de nome “saída” representam as funções de transferência dos inversores.

x(entrada)	yl(saída left)	yr(saída right)	dl(derivada left)	dr(derivada right)
1.12900	2.5053	2.4335	-4.800000000000089	-6.000000000000044
1.13000	2.5005	2.4275	-4.799999999999938	-6.199999999999951
1.13100	2.4957	2.4213	-4.999999999999933	-6.299999999999927
1.13200	2.4907	2.4150	-5.000000000000044	-6.400000000000089
1.13300	2.4857	2.4086	-5.200000000000044	-6.600000000000044

f\_vl\_flip=2,4213V

Com o valor de f\_vl\_flip obtém-se g\_f\_vl\_flip no trecho da tabela abaixo.

x(entrada)	yl(saída left)	yr(saída right)	dl(derivada left)	dr(derivada right)
2.41900	504.6683e-3	506.3166e-3	-0.220499999999981	-0.217800000000007
2.42000	504.4478e-3	506.0988e-3	-0.220200000000028	-0.217500000000006
2.42100	504.2276e-3	505.8813e-3	-0.219699999999972	-0.216999999999995
2.42200	504.0079e-3	505.6643e-3	-0.219400000000005	-0.216699999999982
2.42300	503.7885e-3	505.4476e-3	-0.218999999999993	-0.216299999999971

Como o valor de  $f_{vl\_flip}=2,4213V$  não tem na tabela, utilizou-se o valor 2,421, que é o mais próximo, portanto  $g_{f\_vl\_flip}=504,2276mV$ . Agora é possível calcular a margem de ruído do inversor da esquerda através da equação abaixo.

$$nml = vl\_flip - g_{f\_vl\_flip} = 1,131 - 0,5042276 = 0,62677V$$

Para se obter a margem de ruído do inversor da direita repete-se o processo, apenas mudando os vetores pesquisados. Abaixo serão reproduzidos trechos das tabelas para se obter nmr.

ganho\_l= dl(783)\*dr(1118)--> 0.9799999999998 = -0.1999999999997\*-4.8999999999995  
 ganho\_l= dl(783)\*dr(1119) --> 0.9799999999997 = -0.1999999999997\*-4.8999999999991  
 ganho\_l= dl(783)\*dr(1120) --> 1.0000000000000 = -0.1999999999997\*-5.0000000000008  
 ganho\_l= dl(783)\*dr(1121) --> 1.0199999999999 = -0.1999999999997\*-5.1000000000002  
 ganho\_l= dl(783)\*dr(1122) --> 1.0399999999998 = -0.1999999999997\*-5.1999999999997  
 ganho\_l= dl(783)\*dr(1178) --> 1.0399999999997 = -0.1999999999997\*-5.1999999999995  
 ganho\_l= dl(783)\*dr(1179) --> 0.9999999999999 = -0.1999999999997\*-5.0000000000004

Nesta tabela obtém-se  $V_{R\_FLIP}$ , que é o valor correspondente as posições 783 em dl e 1120 em dr, portanto  $V_{R\_FLIP}$  é igual a 1,12V.

Com  $vr\_flip$  obtém-se  $g_{vr\_flip}$ .

x(entrada)	yl(saída left)	yr(saída right)	dl(derivada left)	dr(derivada right)
1.11800	2.5534	2.4920	-3.99999999999956	-4.89999999999958
1.11900	2.5494	2.4871	-4.19999999999951	-4.89999999999913
1.12000	2.5452	2.4822	-4.10000000000022	-5.00000000000089
1.12100	2.5411	2.4772	-4.30000000000067	-5.10000000000022
1.12200	2.5368	2.4721	-4.29999999999971	-5.19999999999973

$g_{vr\_flip}=2,5452V$

Com  $g_{vr\_flip}$  obtém-se  $f_{g_{vr\_flip}}$ .

x(entrada)	yl(saída left)	yr(saída right)	dl(derivada left)	dr(derivada right)
2.54300	479.9559e-3	481.8891e-3	-0.180000000000033	-0.177999999999976
2.54400	479.7759e-3	481.7111e-3	-0.179700000000025	-0.177800000000025
2.54500	479.5962e-3	481.5333e-3	-0.179399999999936	-0.177599999999941
2.54600	479.4168e-3	481.3557e-3	-0.179100000000007	-0.177200000000008
2.54700	479.2377e-3	481.1785e-3	-0.178900000000002	-0.177000000000058

$$f_{g_{vr\_flip}}=481,5333mV$$

Agora pode-se calcular nmr e RNM que é o menor valor entre nmr e nml. O resultado está mostrado abaixo.

$$nmr = vr\_flip - f_{g_{vr\_flip}} = 1,120 - 0,485333 = 0,634667V$$

$$RNM = \text{menor entre (nml e nmr)} = 0,62677V$$

Como se pode ver, este algoritmo faz buscas em vetores, por este motivo o algoritmo implementado na prática tem algumas diferenças. As diferenças acontecem exatamente nestas etapas, onde foram feitas otimizações para diminuir o tempo de execução.

Outra observação importante é que, para aumentar a precisão do cálculo da margem de ruído, deve-se diminuir o passo utilizado para o cálculo das funções de transferência dos inversores.