

SALÃO DE
INICIAÇÃO CIENTÍFICA
XXIX SIC
**UFRGS**
PROPESQ



múltipla 
UNIVERSIDADE
inovadora  inspiradora

Evento	Salão UFRGS 2017: SIC - XXIX SALÃO DE INICIAÇÃO CIENTÍFICA DA UFRGS
Ano	2017
Local	Campus do Vale
Título	Visualização de dimensionamento discreto de portas lógicas
Autor	ISADORA SILVA DE OLIVEIRA
Orientador	MARCELO DE OLIVEIRA JOHANN

Visualização de dimensionamento discreto de portas lógicas

Isadora Silva de Oliveira

Orientador: Marcelo de Oliveira Johann

Universidade Federal do Rio Grande do Sul

{isoliveira, johann}@inf.ufrgs.br

Um circuito integrado é um conjunto de transistores, resistores e capacitores - comumente chamados de componentes de um circuito - sobre um pequeno bloco de material semicondutor. Esses componentes podem ser utilizados para a implementação de circuitos lógicos, que, por sua vez, são formados por portas lógicas.

Portas lógicas representam funções booleanas como OU (or), E (and) etc. Cada uma dessas portas é representada por um símbolo específico. Esses símbolos facilitam a identificação de cada função lógica.

A implementação de uma forma mais intuitiva de visualização é de extrema importância para ferramentas que auxiliam na área de desenvolvimento e pesquisa em circuitos integrados. Além de facilitar a compreensão do circuito em si, facilita também a detecção de erros e de possíveis pontos de otimização. Um *framework* que utiliza deste princípio é o Rsyn. Essa ferramenta visa promover o desenvolvimento e pesquisa de automação do projeto eletrônico (EDA, do inglês *electronic design automation*).

Entretanto, o *software* é voltado para as especificações físicas de um circuito, como a definição de um posicionamento ou roteamento adequado. Portanto, não foi inicialmente projetado para visualizar circuitos com especificações somente lógicas, como células organizadas por ordem topológica. O objetivo deste projeto é expandir o *framework* Rsyn e permitir um modo de visualização para circuitos lógicos, permitindo assim que seja visto que a dependência entre células se dá através de sua ordem topológica e não de seu posicionamento.

Inicialmente, foi realizado um estudo em cima da ferramenta Rsyn, com a finalidade de se obter um maior entendimento sobre ela. Esse estudo se deu através da leitura de artigos e discussões com os desenvolvedores.

Então novas funções foram implementadas à ferramenta. Essas funções permitem que seja visualizado o caminho mais crítico do circuito e também múltiplos caminhos críticos. Permitem também que uma célula seja selecionada e que suas vizinhas diretas ou todo o cone lógico corresponde aos pinos de saída daquela células sejam desenhados. A visualização destas células se dará de acordo com sua ordem topológica, fornecendo uma mais clara compreensão do circuito lógico.

A implementação destas funções no *framework* irão otimizar a percepção de falhas e de possíveis melhorias, além de expandir as funcionalidades da ferramenta. Isto trará resultados significativamente mais positivos para os desenvolvedores e usuários do Rsyn.